Wykorzystanie modułu FPGA platformy sprzętowej sbRIO-9602 do obliczania fazora z zastosowaniem DFT

• Autorzy: Barczentewicz S. , Nabielec J.

Warianty tytułu

EN

The use of FPGA module of sbRIO-9602 system for phasor computation with the use of DFT

• Języki publikacji: PL

Abstrakty

PL

Praca dotyczy problemu implementacji algorytmu obliczania fazora w jednym układzie scalonym FPGA-SPARTAN, w którym jednocześnie zaimplementowany jest protokół komunikacyjny czasu rzeczywistego dostosowany do PSS (Power Stabilization System). Przedstawione rozwiązanie pozwala na implementację takich obliczeń z możliwie najmniejszą objętością zajmowanych zasobów FPGA i przy jak najmniejszych błędach obliczeniowych. Algorytm obliczeń oparty został o dyskretne przekształcenie Fouriera.

EN

This work presents a novel approach to implementation of the phasor estimation algorithm using a single FPGA module, with simultaneous communication protocol compatible with Power Stabilization System on it. The presented implementation allows for calculations using as little resources as possible. This paper is organized as follows. In Section 1 the definitions and convention of graphical representation of phasor and synchrophasor (Fig. 1) given by [1] are quoted. Moreover, the definition of discrete Fourier transform is recalled [4], for explanation of its usage in the presented algorithm. In Section 2 the programming environment LabVIEW FPGA and the used instrumentation (sbRIO-9602 platform with FPGA module Xilinx Spartan, ADC converter NI9215E) are described. Furthermore, the proposed algorithm of phasor estimation is presented. Figure 2 shows the simplified block diagram of the designed algorithm. Afterwards, the methodology and results from the conducted tests are listed. Table 1 presents the resources utilization statistics of FPGA, and Table 2 shows the compilation of the test results of computational errors of module and phase estimation. Phasor estimation algorithm is based on DFT computation, and more specifically only one DFT bin is used when sampling frequency and observation length are known. Algorithm uses this fact to minimize demand for FPGA resources. Conducted tests showed that the main problem with obtaining high accuracy of algorithm is limited precision of fixed-point calculations.

Słowa kluczowe

PL

wyznaczanie fazora; FPGA; pomiary w systemie elektroenergetycznym; błędy obliczeniowe

EN

phasor estimation; FPGA; power system measurements; computational errors

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2014
• Tom: R. 60, nr 3
• Strony: 141--143
• Opis fizyczny: ibliogr. 15 poz., rys., tab., wykr., wzory

Twórcy

autor

Barczentewicz S.

• AGH Akademia Górniczo-Hutnicza, Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej

autor

Nabielec J.

• AGH Akademia Górniczo-Hutnicza, Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej

Bibliografia

• [1] IEEE Standard for Synchrophasor Measurements for Power Systems, IEEE Standard C37.118.1-2011, 2011.
• [2] WIPO ST 10/C PL402221: Sposób i układ do synchronizacji i przesyłania informacji w rozległym systemie pomiarowo sterującym, zgłoszony patent.
• [3] Chow J., Ghiocel S.: An adaptive Wide-Area Power System Damping Controller using Synchrophasor Data, 2012.
• [4] Oppenheim A., Shafer J.: Discrete-Time Signal Processing, Prentice-Hall, 1999.
• [5] Januszewski J., Systemy satelitarne GPS Galileo i inne, PWN, 2006.
• [6] Phadke A., Thorp J.: Synchronized Phasor Measurements and Their Applications, Springer, 2008.
• [7] de la O Serna J.: Dynamic Phasor Estimates for Power System Oscillation, IEEE Trans. on Instrumentation and Measurement, vol. 56, s. 1648-1657, 2007.
• [8] Premerlani W., Kasztenny B., Adamiak M.: Development and implementation of a synchrophasor estimator capable of measure-ments under dynamic conditions, IEEE Trans. Power Del., vol. 23, s. 109–123, 2008.
• [9] Belega D., Petri D.: Accuracy Analysis of the Multicycle Synchrophasor Estimator Provided by the Interpolated DFT Algorithm, IEEE Trans. on Instrumentation and Measurement, vol. 62, s. 942-953, 2013.
• [10] Duda K.: Accurate, Guaranteed-Stable, Sliding DFT, IEEE Signal Processing Mag., s. 124-127, 2010.
• [11] Duda K.: DFT Interpolation Algorithm for Kaiser-Bessel and Dolph-Chebyshev Windows, IEEE Trans. Instrum. Meas., vol. 60, s. 784-790, 2011.
• [12] Duda K., Zieliński T., Magalas L. B., Majewski M.: DFT based Estimation of Damped Oscillation’s Parameters in Low-frequency Mechanical Spectroscopy, IEEE Trans. Instrum. Meas., vol. 60, s. 3608–3618, 2011.
• [13] Duda K., Zieliński T.: Efficacy of the Frequency and Damping Estimation of Real-value Sinusoid, Instrumentation & Measurement Magazine, s. 048–058, 2013.
• [14] Barczentewicz S., Borkowski D., Duda K.: Compliance Verification of the Phasor Estimation Based on Bertocco-Yoshida Interpolated DFT with Leakage Correction, IEEE SPA Conference, 2013.
• [15] http://www.ni.com