Method of Logical Synthesis of Integrated Circuits in basis K-PLA

• Autorzy: Novikov S.
• Języki publikacji: EN

Słowa kluczowe

EN

logical synthesis of circuits; programmable logic array; PLA

• Wydawca: Wydawnictwo Uniwersytetu Przyrodniczo-Humanistycznego w Siedlcach
• Czasopismo: Studia Informatica : systems and information technology
• Rocznik: 2006
• Tom: Vol. 1(7)
• Strony: 247--253
• Opis fizyczny: Bibliogr. 6 poz.

Twórcy

autor

Novikov S.

• Institute of Computer Science, University of Podlasie Sienkiewicz Str. 51, 08-110 Siedlce

Bibliografia

• 1. Zakrevskij A.D., Logical Synthesis of the Cascade Circuits. Moscow, Nauka, 1981 (in Russian).
• 2. Novikov S.V., Theory of the Regular Structures. Minsk, Universitetskoje, 1987 (in Russian).
• 3. Pyotr Bibilo, Natalia Kirienko, Block synthesis of combinational circuits in the basis of PLA and library gates. Proceedings of The International Workshop on Discrete-Event System Design. Zielona Góra, Technical University of Zielona Góra, 2001, s. 181-186.
• 4. Sergey Novikov, Realization of Many-valued Logical Functions in PLA basis. Proceedings of Artificial Intelligence Studies. Institute of computer science, University of Podlasie, vol. 2(25)2005, Siedlce, 2005, s. 217-224.
• 5. Sergiej Nowikow, Metoda minimalizacji systemów K- znacznych częściowych funkcji logicznych. Studia Informatica 2, Siedlce, AP, 2004, s. 157-164.
• 6. Sergey Novikov, The Methods of Realization of K-Valued Logical Function’s Implicants. Mathematica. Proceedings of the XI Slovak-Czech-Polish Mathematical School. Catholik University in Ruzomberok, Ruzomberok, 2004, s. 51- 56.