RNS/TCS converter design using high-level synthesis in FPGA

• Autorzy: Smyk R. , Czyżak M.

Warianty tytułu

PL

Wysokopoziomowa synteza konwertera RNS/U2 w FPGA

• Konferencja: XXVII cykl seminarów zorganizowanych przez PTETiS Oddział w Gdańsku ZASTOSOWANIE KOMPUTERÓW W NAUCE I TECHNICE 2017 (XXVII; 2017; Gdańsk, Polska)
• Języki publikacji: EN

Abstrakty

EN

An experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller by 30% than that for the VHDL designed converter.

PL

W pracy przedstawiono eksperymentalną wysokopoziomową syntezę w FPGA konwertera L systemu resztowego do systemu reprezentacji z uzupełnieniem do 2 (U2). W zastosowanym podejściu wykorzystano algorytm konwersji na bazie chińskiego twierdzenia o resztach (CRT 1), Zauważono, że synteza wysokopoziomowa ułatwia proces projektowania oraz zauważalnie skraca czas testowania układu. Zaprojektowana architektura konwertera przy wykorzystaniu syntezy wysokopoziomowej pochłania o około 20% zasobów układu FPGA mniej niż dla konwertera zaprojektowanego przy użyciu języka VHDL, jednak maksymalna częstotliwość pracy jest niższa o około 30%.

Słowa kluczowe

EN

Residue Number System; RNS; two's-complement system; TCS; Chinese remainder theorem I; CRT I; FPGA

PL

system resztowy; RNS; system z uzupełnieniem do 2; U2; konwerter RNS/U2; chińskie twierdzenie o resztach; FPGA

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2017
• Tom: Nr 57
• Strony: 121--126
• Opis fizyczny: Bibliogr. 13 poz., rys., wykr., tab.

Twórcy

autor

Smyk R.

• Politechnika Gdańska tel.: [phone]

autor

Czyżak M.

• Politechnika Gdańska tel.: [phone]

Bibliografia

• 1. Szabo N. S., Tanaka R. J.: Residue Arithmetic and its Applications to Computer Technology, New York, McGraw-Hill, 1967.
• 2. Soderstrand M. et al.: Residue Number System Arithmetic: Modern Applications in Digital Signal Processing, IEEE Press, NY, 1986.
• 3. Omondi A., Premkumar B.: Residue Number Systems: Theory and Implementation, London, Imperial College Press, 2007.
• 4. Wang Y.: Residue-to-binary converters based on the new Chinese remainder theorems, IEEE Trans. Circuits and Systcms-11: Analog and Digital Signal Processing, vol. CAS-47, Sept. 2000, pp. 197-205.
• 5. Wang Z., Jullien G.A., Miller W.C.: An improved residue-to-binary converter, IEEE Trans. Circuits Syst,-1: Fundamental Theory and Applications, vol. CAS-47, Sept. 2000, pp. 1437-1440.
• 6. Meehan S.J., O'Neil S.D., Vaccaro J.J.: An universal input and output converter, IEEE Trans. Circuits Syst., vol. CAS-37, June 1990, pp. 1158-1162.
• 7. Cardarilli G.C., Re M., Lojacono R.: A systolic architecture for high performancc scaled residue to binary conversion, IEEE Trans. Circuits Syst. -1: Fundamental Theory And Applications, vol. CAS-47, October 2000, pp.667-669.
• 8. Burgess N.: Scaled and unscaled residue number system to binary conversion techniques using the core function, 1997 IEEE Symposium on Computer Arithmetic, pp. 250-257.
• 9. Czyzak M., Smyk R.: FPGA rcalization of the high-speed residue-to-binary converter based on Chinese Remainder Theorem, Poznań University of Technology Academic Journals. Electrical Engineering, 2010, no. 63, pp. 197-205.
• 10. Meeus W, Van Bccck K.. Goedeme T., Meel J., Stroobandt D.: An overview of today's high-level synthesis tools, DOI 10.1007/s 10617-012-9096-8. Springer, 2012.
• 11. Piestrak S.J., Design of high-spced residue-to-binary number system converter based on the Chinese Remainder Theorem. In: Proc. of the Int. Conf. on Computer Design ICCD'94. VLSI in Computers and Processors, Cambridge, MA, October 10-12, 1994, pp. 508-511.
• 12. Huang C. H., A fully parallel mixed-radix conversion algorithm for residue number applications, IEEE Transactions on Computers, vol. C-32, April 1983, pp. 398 - 402.
• 13. Nguyen V., Deeds-Ruhin S.. Tan T., Boehm B., A SLOC counting standard, Center for Systems and Software Engineering, University of South. California, COCOMO II Forum, 2007.

Uwagi

PL

Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2018).