PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Procesor kodu do realizacji procedur kalibracyjnych w interpolacyjnym liczniku czasu

Treść / Zawartość
Identyfikatory
Warianty tytułu
EN
A code processor for realization of calibration procedures in an interpolating time counter
Języki publikacji
PL
Abstrakty
PL
W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licznika czasu z niezależnymi interpolatorami dwustopniowymi. Projekt został zrealizowany w układzie programowalnym XC6SLX75 (Xilinx). Zadaniem układów PK jest wykonywanie kalibracji linii kodujących, w wyniku której następuje aktualizowanie charakterystyk przetwarzania i w efekcie zwiększenie precyzji pomiarowej licznika. Dzięki sprzętowej implementacji algorytmów kalibracyjnych uzyskuje się skrócenie czasu wykonywania kalibracji, zmniejszenie liczby danych przesyłanych do komputera oraz zmniejszenie złożoności oprogramowania sterującego.
EN
In the paper there is presented a design of a code processor (PK) as a part of a 2-channel precise time counter with independent 2-stage interpolators. The project was implemented in Spartan-6 (Xilinx) FPGA device. The main task of the PK is calibration of coding lines, resulting in updating transfer characteristics and, as an effect, higher measurement precision of the counter. Thanks to the hardware implementation of calibration algorithms there are achieved: the shorter execution time of calibration procedures, the lower amount of data transferred into the computer and less complex control software. The first simple realization of the PK has been implemented using Spartan-3 device (Xilinx) [8]. This paper presents a new, improved realization of the PK whose characteristic is more suited for the newest counters and those to be invented in the future. The use of VHDL language for description of the PK makes it more susceptible to be adapted. This paper consists of description of the counter with advanced architecture of interpolators [7] , where 10 independent time coding lines where implemented in each measurement channel. The operating principle of the PK is described based on the following scheme: precise description of code density test realization, the way of forming the transfer characteristic and the results calculations.
Wydawca
Rocznik
Strony
438--440
Opis fizyczny
Bibliogr. 8 poz., rys.
Twórcy
autor
  • Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa
autor
  • Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa
  • Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa
autor
  • Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa
Bibliografia
  • [1] Kalisz J.: Review of methods for precise time interval measurements with picoseconds resolution, Metrologia, vol. 41, 2004.
  • [2] Szplet R.: Time-to-Digital Converters, Chapter 7 in: Carbone P., Kiaei S., Xu F. (eds), Design, Modeling and Testing of Data Converters, Springer, 2014, pp 211-246.
  • [3] Napolitano, P., Moschitta, A., Carbone, P.: A survey on time interval measurement techniques and testing methods, Proc. IEEE International Instrumentation and Measurement Technology Conf., I2MTC 2010, pp 181–186.
  • [4] Kalisz J., Pawłowski M., Pełka R.: A method for autocalibration of the interpolation time interval digitiser with picosecond resolution, Journal of Physics E: Scientific Instruments, vol. 18, 1985.
  • [5] Rivoir, J.: Fully-digital time-to-digital converter for ATE with autonomous calibration, Proc. IEEE International Test Conference, Santa Clara, United States (2006).
  • [6] Rogacki S., Zurbuchen T. H.: A time digitizer for space instrumentation using a field programmable gate array, Review of Scientific Instruments 84, 083107 (2013).
  • [7] Szplet R., Jachna Z., Różyc K., Kwiatkowski P.: High-Precise Portable Time Interval / Frequency Counter, 44th Annual Precise Time and Time Interval Systems and Applications Meeting, Reston, 2012.
  • [8] Szplet R., Kalisz J., Jachna Z.: A 45 ps time digitizer with two-phase clock and dual-edge two-stage interpolation in Field Programmable Gate Array device, Measurement Science and Technology, 20 (2009). 025108 (11pp).
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-7578bbd5-198f-4272-b90c-154cd2c5fe76
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.