Badanie sposobów montażu, zabezpieczenia i naprawy struktur 3D

• Autorzy: Borecki J. , Serzysko T.

Identyfikatory

DOI

10.15199/13.2017.12.8

Warianty tytułu

EN

The study of assembly techniques, protection and rework of 3D structures

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono zagadnienia dotyczące sekwencyjnego nabudowywania wielowyprowadzeniowych struktur półprzewodnikowych z zastosowaniem technologii PoP i TMV PoP. Prace badawcze skupiały się na doborze odpowiednich materiałów lutowniczych, opracowaniu właściwych warunków nanoszenia pasty lutowniczej oraz doborze odpowiednich parametrów procesu lutowania. Podjęto również zagadnienie naprawy zmontowanych struktur przestrzennych. Prezentowane wybrane wyniki zrealizowanych prac badawczych wykazują, że zarówno odpowiedni dobór materiałów oraz metod prowadzenia procesu montażu, jak również zastosowanie nowoczesnych technik kontroli jakości, w tym analizy rentgenowskiej, są gwarancją wytwarzania nowoczesnych niezawodnych urządzeń elektronicznych.

EN

The article presents issues related to sequential building of multi–lead semiconductor structures according to PoP and TMV PoP technology. Research works was focused on the selection of suitable solder materials, the development of appropriate conditions for application of solder paste and selection of appropriate parameters of the soldering process. The problem of repair of assembled spatial structures was also discussed. Presented selected results of the researches shows that both the suitable selection of materials and methods of assembly process, as well as using of modern quality control techniques guarantee production of modern and reliable electronic devices.

Słowa kluczowe

PL

szablon do nadruku pasty lutowniczej; płytka obwodu drukowanego; technologia montażu powierzchniowego (SMT); technologia 3D TMV PoP; pasta lutownicza; jakość połączenia lutowanego

EN

stencil for solder paste printing; printed circuit board (PCB); surface mount technology (SMT); 3D TMV PoP Technology; solder paste; quality of solder joint

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2017
• Tom: Vol. 58, nr 12
• Strony: 29--38
• Opis fizyczny: Bibliogr. 9 poz., il., rys., tab., wykr.

Twórcy

autor

Borecki J.

• Instytut Tele- i Radiotechniczny, Warszawa

autor

Serzysko T.

• Instytut Tele- i Radiotechniczny, Warszawa

Bibliografia

• [1] Yoshida A., Taniguchi J., Murata K., Kada M., Yamamoto Y., Takagi Y., Notomi T., Fujita A. 2006. ”A Study on Package Stacking Process for Package-on-Package (PoP)”. Electronic Components and Technology Conference, 1-4244-0152-6/06/$20.00 ©2006 IEEE, pp. 825–830.
• [2] Gutierrez K. 2010. “PCB Assembly Guidelines for 0.5 mm Package-on-Package Applications Processor, Part II”, Application Report, SPRABA8 – June 2010.
• [3] Solberg V. 2012. “Basic PCB Level Assembly Process Methodology for 3D Package-on-Package”, IPC APEX EXPO Proceedings.
• [4] Sjoberg J., Geiger D. A. and Shangguan D. 2008, “Process Development and Reliability Evaluation for Inline Package-on-Package (PoP) Assembly”, Electronic Components and Technology Conference Proceedings, 978-1-4244-2231-9/08/$25.00 ©2008 IEEE, pp. 205–210.
• [5] Rey Co, Katkar R., Prabhu A. S. and Zohni W., 2015. ”High-Volume-Manufacturing (HVM) of BVA Enabled Advanced Package-on-Package (PoP)”, ICEP-IAAC 2015 Proceedings, pp. 575–580.
• [6] Lall P., Patel K., Narayan V. 2013. “Model for Prediction of Package-on-Package Warpage and the Effect of Process and Material Parameters”, Electronic Components & Technology Conference, 978-1-4799-0232-3/13/$31.00 ©2013 IEEE, pp. 608-622.
• [7] Amkor – Through Mold Via Package.pdf.
• [8] Borecki J., Serzysko T. 2016. „Innowacyjne techniki elektronicznego montażu powierzchniowego”, Elektronika 6/2016, Vol. 57, str. 134–141.
• [9] IPC-A-610 rev. F – Acceptability of Electronic Assemblies. (2004 November).