Wybrane sposoby minimalizacji łączeniowych strat energii w wysokonapięciowych tranzystorach MOSFET pracujących z twardą komutacją

• Autorzy: Grzejszczak P , Barlik R.

Warianty tytułu

EN

Selected methods to reduce hard-switching losses in high voltage power MOSFETS

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono wybrane sposoby ograniczania łączeniowych strat energii w tranzystorach MOSFET pracujących z twardą komutacją. Głównym źródłem strat energii w tym procesie jest ładunek wsteczny diod zwrotnych komplementarnych łączników w gałęzi. W badaniach właściwości dynamicznych strukturalnych diod zwrotnych wysokonapięciowych tranzystorów MOSFET wykazano ścisłą zależność ładunku wstecznego od długości czasu martwego w gałęzi przekształtnika. W związku z powyższym zaproponowano sposób minimalizacji dynamicznych strat energii przez dostosowanie czasu martwego w gałęziach przekształtnika do wartości prądu przełączanego przez tranzystory. Wyniki badań zaprezentowano dla tranzystorów MOSFET wykonanych w różnych technologiach

EN

In this paper, selected methods to reduce switching losses in Power MOSFETs under hard switching operation were presented. The main part of these switching losses in two switches branch is body diode reverse recovery charge. Studies have demonstrated the dependence of the reverse recovery charge on the dead time length. Accordingly, the proposed methods of minimizing switching losses by adjusting the dead time length to switching current value. Simulation studies have shown a significant reduction in switching losses in the dual active bridge after applying the control algorithm with a variable dead time.

Słowa kluczowe

PL

tranzystory MOSFET; łączeniowe straty energii; twarde załączanie; ładunek wsteczny diod

EN

MOSFET; switching losses; hard commutation; body diode reverse recovery charge

• Wydawca: Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
• Czasopismo: Prace Instytutu Elektrotechniki
• Rocznik: 2015
• Tom: Z. 270
• Strony: 5--13
• Opis fizyczny: Bibliogr. 7 poz., rys., tab.

Twórcy

autor

Grzejszczak P

• Politechnika Warszawska, Instytut Sterowania i Elektroniki Przemysłowej, ul. Koszykowa 75, 00-662 Warszawa

autor

Barlik R.

• Politechnika Warszawska, Instytut Sterowania i Elektroniki Przemysłowej, ul. Koszykowa 75, 00-662 Warszawa

Bibliografia

• 1.Burra R. K., Shenai K.: CoolMos Integral Diode: a Simple Analytical Reverse Recovery Model. Proc. IEEE 34th Annual Conference on Power Electronics Specialist, 2, s. 834-838, Acapulco, 2003.
• 2.Ma G., Qu W., Yu G., Liu Y., Liang N., Li N.: A zero-voltage switching bidirectional dc–dc converter with state analysis and soft switching-oriented design consideration. IEEE Transaction on. Industrial Electronics, vol. 56, nr 6, s. 2174–2184, 2009.
• 3.Farag M., Gadoue S., Mohamadein A., Massoud A., Ahmed S.: Elimination of reverse recovery effects associated with CoolMOS devices employing current source inverter topology. Proc. of 6th IET International Conference on Power Electronics, Machines and Drives, Bristol, 2012.
• 4.Brown C., Sarlioglu B.: Reducing Switching Losses in BLDC Motor Drives by Reducing Body Diode Conduction of MOSFETs. Proc. of Energy Conversion Congress and Exposition (ECCE), Denver, 2013.
• 5.Grzejszczak P.: Metodyka wyznaczania strat energii w łącznikach półprzewodnikowych przekształtnika o cechach podwójnego mostka aktywnego z uwzględnieniem zjawisk termicznych. Praca doktorska, Politechnika Warszawska, 2014
• 6.Grzejszczak P., Nowak M., Barlik R.: Wykorzystanie modeli symulacyjnych do wyznaczania strat łączeniowych w tranzystorach podwójnego mostka aktywnego. Przegląd Elektrotechniczny, tom 90, nr 2, s. 186–190, 2014
• 7.Barlik R., Nowak M., Grzejszczak P.: Power transfer analysis in a single phase dual active bridge. Bulletin of the Polish Academy of Sciences, Technical Sciences, vol. 61, nr 4, s. 1-20, 2013.