Dwutaktowa realizacja sterowania bitowego

• Autorzy: Kobylecki M. , Kania D.

Warianty tytułu

EN

Double-tick realization of binary control program

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono oryginalną metodę sprzętowej realizacji algorytmów sterowania bitowego zgodną z normą IEC61131-3. Zaproponowane przekształcenia, oparte o rachunek zbiorów oraz grafy, pozwalają na translację oryginalnej postaci programu sterowania do postaci w pełni zgodnej z oryginałem, dającej się jednak sprzętowo realizować za pomocą architektury dwutaktowej. Zastosowanie opisanej metody umożliwia wydajną sprzętową realizację sterowania bitowego, przedstawionego w ustandaryzowanym języku programowania LD, w układach FPGA.

EN

In the paper there is presented a procedure for the implementation of control algorithms for hardware-bit compatible with the standard IEC61131-3. Described transformation based on the sets calculus and graphs, allow for translation of the original form of the control program to the form in full compliance with the original, giving the architecture represented by two tick. The use of this procedure enables the efficient implementation of the control bits in the FPGA using a standardized programming language LD.

Słowa kluczowe

PL

logika programowalna; sterownik programowalny; operacja bitowa

EN

programmable logic; parallel implementation; programmable controller; bit operation

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2014
• Tom: R. 90, nr 9
• Strony: 240--245
• Opis fizyczny: Bibliogr. 11 poz., rys.

Twórcy

autor

Kobylecki M.

• Politechnika Śląska, Instytut Elektroniki, ul. Akademicka 16, 44-100 Gliwice

autor

Kania D.

• Politechnika Śląska, Instytut Elektroniki, ul. Akademicka 16, 44-100 Gliwice

Bibliografia

• [1] J. Mocha, D. Kania, Metoda sprzętowej realizacji programu LD z wykorzystaniem układów FPGA, Pomiary Automatyka Kontrola, nr 1, 2012 ss. 88-92
• [2] J. Mocha, D. Kania, Sprzętowa realizacja programu sterowania w strukturach FPGA, Przegląd Elektrotechniczny, R.88, Nr 12a, 2012, ss. 95-100
• [3] IEC 61131-1 Programmable controllers – Part 1: General information
• [4] IEC 61131-3 Programmable controllers – Part 3: Programming languages
• [5] M. Chmiel, E. Hrynkiewicz, M. Muszyński „The way of ladder diagram analysis for small compact programmable controller”, KORUS 2002, ss. 169-173
• [6] Cieniak I, Polski rynek sterowników programowalnych PLC, Control Engineering Polska, lipiec/sierpień 2011
• [7] Pietrusewicz K., Największe badanie polskiego rynku sterowników PLC, Control Engineering Polska, luty 2007
• [8] D. Kania, Wielokontekstowy sterownik programowalny przyszłości wykorzystujący układy programowalne pSoC, Pomiary, Automatyka, Robotyka nr 1, 2006, ss. 5-12
• [9] Miyazawa I, Nagao T , Fukagawa M, Itoh Y, Mizuya T, Implementation Of Ladder diagram for Programmable controller using FPGA, Electronics Lletter, Vol. 34, No. 8, pp 739-741, 1998
• [10] Y. Itoh, I. Miyazawa and T. Sekiguchi, Study on execution time of ladder diagram in programmable controller, Proc. of IECON’98, pp. 149-1 54, 1998
• [11] Daoshan Du, Xiaodong Xu, Kazuo Yamazaki, A study on the generation of silicon-based hardware Plc by means of the direct conversion of the ladder diagram to circuit design language, Int J Adv Manuf Technol (2010) 49:615–626