# POZNAN UNIVERSITYOF TECHNOLOGYACADEMIC JOURNALSNo 81Electrical Engineering2015

#### Maciej FAJFER\*

# ANALIZA STABILNOŚCI SYMULACJI UKŁADU ELEKTRYCZNEGO W CZASIE RZECZYWISTYM

W artykule przedstawiono wyniki badań wpływu zastosowanego algorytmu całkowania numerycznego i metody rozwiązywania układu równań liniowych na stabilność symulacji układu elektrycznego w stanach ustalonych i przejściowych. Podano kryterium stabilności symulacji. Zaprezentowano algorytm modelowania matematycznego linii elektroenergetycznej (stany ustalone i przejściowe) z elementami obliczeń współbieżnych. Celem prac jest skonstruowanie modelu matematycznego układu elektrycznego, który będzie spełniał wymagania stawiane modelom stosowanym w symulatorach pracujących w czasie rzeczywistym.

SŁOWA KLUCZOWE: symulator pracujący w czasie rzeczywistym, procesor DSP, system wielordzeniowy, obliczenia współbieżne, symulacja układów elektrycznych

# 1. WSTĘP

W poprzednich pracach autora przedstawiono koncepcję cyfrowego symulatora układów elektrycznych pracującego w czasie rzeczywistym opartego na wielordzeniowym procesorze TMS320C6678 [1], zaprezentowano wyniki badań symulacyjnych wybranych stanów pracy linii SN z zastosowaniem symulatora pracującego w czasie rzeczywistym opartego na platformie z wspomnianym wyżej procesorem [2] oraz zaproponowano algorytm z obliczeniami współbieżnymi [3]. Wykonano platformę sprzętową symulatora zgodnie z koncepcją przedstawioną w [1], co pozwoliło na wykonanie badań symulacyjnych najpierw dla układu elektrycznego z trzema elementami strukturalnymi i trzema węzłami układu [1], potem dla linii elektroenergetycznej SN z siedmioma elementami strukturalnymi i dziesięcioma węzłami układu, przy zastosowaniu obliczeń sekwencyjnych [2] oraz współbieżnych [3]. W tym artykule autor analizuje zagadnienie stabilności symulacji w czasie rzeczywistym wybranego układu elektrycznego, którego model matematyczny opisano szczegółowo w [2]. Zagadnienie stabilności symulacji układów elektrycznych w czasie rzeczywistym nie jest wyczerpująco rozpoznane i opisane w literaturze. Praktycznie poza nielicznymi artykułami dotyczącymi głównie stabilności symulacji w grach komputerowych, trudno jest znaleźć publikacje z zakresu nauk technicznych.

<sup>\*</sup> Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy.

### 2. OPIS MODELOWANEGO UKŁADU ELEKTRYCZNEGO

Na rysunku 1 przedstawiono schemat poglądowy analizowanego układu elektrycznego.



Rys. 1. Schemat poglądowy analizowanego układu elektrycznego [3]

Analizowany jest fragment elektroenergetycznej sieci dystrybucyjnej średniego napięcia. Jest to napowietrzna linia elektroenergetyczna o łącznej długości 9,0 km, wyprowadzona z jednego z pól liniowych stacji transformatorowej WN/SN. Linia ta bezpośrednio zasila stację transformatorową SN/nN, z której zasilane są odbiorniki przedsiębiorstwa produkcyjnego. Na rysunku 1 pokazano również wzajemne umiejscowienie przewodów linii na słupach (układ płaski).

Na rysunku 2 przedstawiono schemat zastępczy rozpatrywanego układu elektrycznego z podziałem na odpowiednie elementy strukturalne ES1 – ES7. System elektroenergetyczny (napięcie 110 kV i wyższe) zastąpiono trójfazowym rzeczywistym źródłem napięcia (generatorem zastępczym). W elemencie strukturalnym ES1 skupiono model generatora zastępczego oraz transformatora WN/SN. Dwuodcinkowa elektroenergetyczna linia SN została przedstawiona w postaci elementów strukturalnych ES2 – ES6. Trójfazowy odbiór zastępczy przedsiębiorstwa stanowi element strukturalny ES7.

Model linii jest klasycznym modelem typu  $\pi$ , z gałęziami podłużnymi *RL* oraz gałęziami poprzecznymi *C*. W opracowanym modelu szeregowo z kondensatorami, reprezentującymi pojemności doziemne linii i pojemności między przewodami fazowymi, wprowadzono szeregowe połączenie rezystora i cewki.

W tabeli 1 zestawiono parametry elementów układu elektrycznego (rys. 2), które przyjęto do obliczeń w badaniach.



Rys. 2. Schemat zastępczy analizowanego układu elektrycznego [2]

Element strukturalny	Тур	$R[\Omega]$	<i>L</i> [mH]	<i>C</i> [nF]
ES1	ERL	0,195	6,21	-
ES2	RLC	0,01	1,00	36,5
ES3	RL	1,32	3,63	-
ES4	RLC	0,01	1,00	72,0
ES5	RL	2,64	7,26	-
ES6	RLC	0,01	1,00	36,5
ES7	RL	104	141	-

Tabela 1. Parameti	y e	elementów	struktura	Inych	[2]	
	~			~ ~	_	

Na podstawie danych z tabeli 1 można stwierdzić, że analizowany układ jest symetryczny. Natomiast parametry wymuszeń, występujących wewnątrz elementu ES1 zostały przedstawione w tabeli 2.

Tabela 2. Parametry wymuszeń elementu ES1 [2]

$E_{\rm m}$ [V]	<i>f</i> [Hz]	$\varphi_{\rm A}$ [rad]	$\varphi_{\rm B}$ [rad]	$\varphi_{\rm C}$ [rad]
12247	50,00	0	-2,094	2,094

Wartości te odpowiadają przebiegom występującym w sieciach trójfazowych, symetrycznych średniego napięcia o częstotliwości 50 Hz.

3. SYMULATOR UKŁADU ELEKTRYCZNEGO

# W trakcie prowadzonych badań wykorzystano strukturę sprzętową opracowaną przez autora i opisaną w pracach [1, 2]. Uproszczony schemat blokowy stanowiska pomiarowego przedstawiony został na rys. 3.



Rys. 3. Uproszczony schemat blokowy stanowiska pomiarowego [3]

W strukturze sprzętowej symulatora wyróżnić można element główny, jakim jest ośmiordzeniowy procesor DSP TMS320C6678 znajdujący się w module rozwojowym TMDSEVM6678L firmy Texas Instruments [4]. Moc obliczeniowa pojedynczego rdzenia wynosi 20 GFLOPS przy częstotliwości taktowania rdzeni wynoszącej 1,25 GHz. Wspierane są tu obliczenia współbieżne, włączając w to klasyczną obsługę pamięci współdzielonej i sprzętowe mechanizmy synchronizacji [5].

Blok wyjść analogowych zrealizowany został w oparciu o 16-bitowy, 8kanałowy przetwornik cyfrowo/analogowy C/A typu DAC8718. Natomiast wejścia analogowe zostały wykonane z użyciem 16-bitowego, 6-kanałowego przetwornika analogowego/cyfrowo (A/C) typu ADS8558. Bloki przetworników A/C i C/A połączone są z procesorem TMS320C6678 za pośrednictwem interfejsu SPI (ang. Serial Peripheral Interface) poprzez czterokanałowe izolatory optyczne ISO7240M.

Na rysunku 4a przedstawiony został algorytm symulacji komputerowej stosowany dla obliczeń sekwencyjnych. Szczegółowy opis poszczególnych działań sekwencyjnych został przedstawiony w [1].

Model matematyczny, zastosowany w konstrukcji symulatora, jak widać z rys. 4a, oparty jest na metodzie wykorzystującej wielobiegunniki elektryczne jako elementy strukturalne. Znamienną cechą tej metody jest możliwość dekompozycji modelu, pozwalającej na wykonywanie obliczeń współbieżnych [6] w określonych jego fragmentach. Ponadto wykorzystano tu model matematyczny, który nie zawiera elementów LC [6], w którym algebraizacja równań różniczkowych wykonywana jest zgodnie z algorytmem trapezów. W celach porównawczych zaimplementowano również algorytm Gear'a II rzędu.



Rys. 4. Algorytm symulacji komputerowej układu elektrycznego, a) dla obliczeń sekwencyjnych, dla obliczeń współbieżnych [1, 3]

W bloku A.1 wprowadzane są dane, tzn. inicjalizowana jest pamięć wartościami związanymi z parametrami i wielkościami fizycznymi, występującymi wewnątrz elementów strukturalnych. Blok A.2 realizuje wyznaczenie wartości stałych w procesie symulacji. Wśród tych wartości znajduje się programowy krok całkowania *h*. Należy tu odróżnić czas obliczeń od programowego kroku całkowania. Pierwszy stanowi czas wykonania bloków obliczeniowych od A.4 do A.10. Drugi jest krokiem całkowania równań różniczkowych w modelu matematycznym układu elektrycznego, który oczywiście wynika z sumy czasu wykonania obliczeń oraz czasu niezbędnego do przesyłania informacji do przetwornika C/A. Blok A.3 odpowiedzialny jest za konfigurację procesora i układów peryferyjnych.

Zmienna czasu t jest zwiększana w każdej iteracji o wartość programowego kroku całkowania h. Za odmierzenie czasu h odpowiedzialny jest układ RTI (ang. Real Time Interrupt), występujący w strukturach zastosowanych procesorów. Układ ten zastał zaprogramowany do zgłaszania przerwania w odstępach czasowych równych h (operacja warunkowa W.1). W podprogramie obsługi tego przerwania ustawiana jest zmienna globalna. Powoduje to rozpoczęcie obliczeń wewnątrz pętli głównej programu.

Kolejno realizowane są bloki obliczeniowe A.4 – A.10, które związane są z obliczaniem wartości zmiennych dla kolejnych iteracji. Blok obliczeniowy A.6 odpowiedzialny jest za obliczanie wielkości wewnętrznych elementów strukturalnych takich, jak wartości napięć występujących na kondensatorach i cewkach. Bloki obliczeniowe A.7, A.8 i A.9 odpowiedzialne są za wyznaczenie wartości macierzy głównej  $A_s$  i macierzy wyrazów wolnych  $B_s$  w macierzowym równaniu potencjałów węzłowych analizowanego układu elektrycznego.

Blok obliczeniowy A.10 odpowiedzialny jest za numeryczne rozwiązanie wspomnianego równania. Zastosowano tu szybko zbieżną metodę iteracyjną gradientów sprzężonych oraz metodę Gaussa-Seidela [7]. W artykule [2] wykazano przewagę metod iteracyjnych względem metod klasycznych. Metody iteracyjne zwracają jedynie przybliżone rozwiązanie [7]. W związku z tym w celach porównawczych zaimplementowano również metodę eliminacji Gaussa ze skalowanym wyborem wierszy głównych [7]. Ostatni zasadniczy etap procesu symulacji jest realizowany w bloku A.11. Odpowiada on za przesłanie wartości chwilowych określonych sygnałów występujących w modelu do przetwornika C/A (komunikacja symulatora z otoczeniem zewnętrznym).

Na rysunku 4b przedstawiono algorytm modelowania matematycznego z elementami obliczeń współbieżnych w określonych fragmentach modelu. Szczegółowy opis poszczególnych działań współbieżnych został przedstawiony w [3]. Rdzeń 0 został tu wyróżniony jako jednostka nadzorująca (tzw. master). Bloki obliczeniowe A.1, A.2 i A.3 realizowane są w sposób analogiczny, jak w poprzednim przypadku w rdzeniu 0 procesora. Z uwagi na realizację obliczeń współbieżnych niezbędne jest wprowadzenie dodatkowego bloku I.1, odpowiedzialnego za inicjalizację pamięci współdzielonej.

Kolejno w rdzeniach od 1 do 7 realizowane są obliczenia współbieżne, ściśle określonych fragmentów modelu poszczególnych elementów strukturalnych (wielobiegunników). Wykonywane są obliczenia w blokach A.4 – A.8, które w poprzednio rozważanym algorytmie realizowane były sekwencyjnie. Dekompozycja tej części modelu w przedstawiony sposób jest możliwa z uwagi na niezależność prezentowanych obliczeń względem siebie. Wynik obliczeń uzależniony jest tu jedynie od wartości potencjałów węzłów układu, które przechowywane są w pamięci współdzielonej [6].

W obliczeniach współbieżnych istotnym zagadnieniem jest synchronizacja – blok S.1. Dochodzi tu do synchronizacji działań realizowanych w rdzeniach od 1 do 7 z działaniami w rdzeniu 0. Dzięki temu do rdzenia 0 przekazywana jest informacja o zakończeniu obliczeń w rdzeniach od 1 do 7. Następnie, również współbieżnie, ale tylko w rdzeniach 0 oraz 1, realizowane są zadania obliczeniowe bloku A.9. Dekompozycja modelu polega na takim rozłożeniu działań obliczeniowych, że dla pierwszych pięciu wierszy macierzy  $A_s$  i  $B_s$  obliczenia są wykonywane w rdzeniu 0, zaś dla pozostałych wierszy w rdzeniu 1. Blok synchronizacji S.2 odpowiada funkcjonalnością blokowi S.1. Funkcją dodatkową jest tutaj łączenie obliczonych uprzednio fragmentów macierzy  $A_s$  i  $B_s$ .

Bloki A.10 i A.11 realizowane są w sposób sekwencyjny.

Zarówno dla obliczeń z elementami współbieżnymi (rys. 4b), jak i tylko sekwencyjnych (rys. 4a) obliczenia są wykonywane do momentu zakończenia symulacji, co zostało schematycznie przedstawione jako blok W.3. Może to być związane z upływem określonego w bloku A.2 czasu końca obliczeń.

# 4. WYNIKI BADAŃ STABILNOŚCI SYMULACJI STANÓW USTALONYCH I PRZEJŚCIOWYCH

Na rysunku 5 przedstawiono fotografię opracowanego stanowiska pomiarowego. Wyróżnić tu można moduł zasilania (1), zestaw rozwojowy TMDSEVM6678L z procesorem DSP (2) oraz moduły przetworników C/A i A/C (3 i 4). Elementem, za pomocą którego można obserwować i rejestrować wyniki symulacji jest oscyloskop Rigol DS1104B (5). Moduły (1) – (4) wchodzą w skład struktury sprzętowej symulatora (rys. 3).

Stabilność symulacji badano w oparciu o analizę wartości chwilowych potencjałów węzłów układu w każdej iteracji. Z uwagi na pracę z napięciami średnimi, żaden z potencjałów węzłów układu nie może przekroczyć wartości maksymalnej napięć zasilających tj. 12247 V (tab. 2.2). Jako kryterium stabilności przyjęto bezwzględne wartości chwilowe potencjałów węzłów układu, które nie mogą przekroczyć 10% amplitudy napięć zasilających. Zatem

wartość progowa wynosi tu 13472 V. Na rysunku 6 przedstawiono przebiegi wybranych potencjałów węzłów układu w chwili utraty stabilności symulacji z zaznaczonymi wartościami progowymi.

Rysunek ten ilustruje problem stabilności i uzasadnia słuszność wybranego kryterium. Kryterium to zostało wybrane z uwagi na zależność wszystkich zmiennych modelu od wspomnianych potencjałów węzłów układu [6]. Badania stabilności rozpoczynane są po upływie czasu 60 ms od początku symulacji. Jest to podyktowane występowaniem stanów przejściowych w początkowych chwilach czasowych. W chwili osiągnięcia wartości progowej obliczenia są przerywane. Ostateczną miarą stabilności jest liczba iteracji pętli obliczeniowej przez jaką symulator pracował stabilnie.



Rys. 5. Fotografia opracowanego stanowiska pomiarowego [3]



Rys. 6. Przebiegi wybranych potencjałów węzłów układu w chwili utraty stabilności symulacji

#### 4.1. Stabilność symulacji w stanie ustalonym

Stabilność symulacji badano w oparciu o kryterium podane wcześniej. W tabeli 3 przedstawiona została liczba iteracji modelu matematycznego przez jaką symulacja przebiegała stabilnie w stanie ustalonym dla dyskretnego modelu matematycznego stowarzyszonego z algorytmem trapezów. Zaprezentowane wyniki dotyczą rozwiązywania układu równań liniowych za pośrednictwem przywołanych wcześniej metod iteracyjnych gradientów sprzężonych i metody Gaussa-Seidela.

Liczba iteracji poprawiających rozwiązanie początkowe	Metoda numerycznego rozwiązania układu równań		
	Metoda gradientów sprzężonych	Metoda Gaussa-Seidela	
1	0	0	
2	0	0	
3	15287	0	
4	53893	0	
5	267529	0	
6	stabilny	0	
7	stabilny	2	
8	stabilny	14	
9	stabilny	470	
10	stabilny	1833	
11	stabilny	23197	
12	stabilny	stabilny	

Tabela 3. Zestawienie stabilności symulacji dla algorytmu trapezów w stanie ustalonym

Symulacja przebiega stabilnie w przypadku, gdy liczba iteracji poprawiających rozwiązanie początkowe jest większa, lub równa 6 dla metody gradientów sprzężonych. W przypadku metody Gaussa-Seidela koniecznych jest minimum 12 iteracji, by osiągnąć stabilność.

Wyniki dotyczące metody Geara II rzędu nie zostały zaprezentowane, gdyż symulacja przebiega stabilnie z zastosowaniem tej metody. W przypadku metody eliminacji Gaussa ze skalowanym wyborem wierszy głównych symulacja przebiega stabilnie niezależnie od wykorzystywanego algorytmu całkowania. Ponadto w przypadku obliczeń z elementami współbieżnymi (rys. 4a) uzyskiwane wyniki są identyczne, jak w przypadku obliczeń sekwencyjnych (rys. 4b).

### 4.2. Stabilność symulacji w stanach przejściowych

Analizowano stan zwarcia jednofazowego w fazie A elementu ES7 (rys. 2). Zwarcie to powtarzano co zaprogramowany czas. Czas trwania zwarcia wynosił 40 ms. Natomiast czas przerwy pomiędzy występowaniem kolejnych zwarć równy był 300 ms. W tym momencie  $R_{AES7} = 2,00 \Omega$ , a indukcyjność  $L_{AES7} = 141$  mH. Również i w tym przypadku stabilność symulacji badano w oparciu o kryterium podane wcześniej. W tabeli 4 przedstawiona została liczba iteracji modelu matematycznego przez jaką symulacja przebiegała stabilnie w stanach przejściowych dla dyskretnego modelu matematycznego stowarzyszonego z algorytmem trapezów. Analogicznie, jak poprzednio przedstawione wyniki dotyczą rozwiązywania układu równań liniowych za pośrednictwem wymienionych wcześniej metod iteracyjnych gradientów sprzężonych i metody Gaussa-Seidela.

Liczba iteracji	Metoda numerycznego rozwiązania układu równań		
poprawiających rozwiązanie początkowe	Metoda gradientów sprzężonych	Metoda Gaussa-Seidela	
1	0	0	
25	0	0	
6	0	0	
7	2	2	
8	14	14	
9	470	470	
10	1833	1833	
11	23197	65559	
12	stabilny	stabilny	

Tabela 4. Zestawienie stabilności symulacji dla algorytmu trapezów w stanach przejściowych

W tym przypadku symulacja przebiega stabilnie w przypadku, gdy liczba iteracji poprawiających rozwiązanie początkowe jest większa, lub równa 12 dla obu metod iteracyjnych.

Podobnie, jak w poprzednim wypadku wyniki dotyczące metody Geara II rzędu nie zostały zaprezentowane, gdyż symulacja przebiega stabilnie z zastosowaniem tej metody. W przypadku metody eliminacji Gaussa ze skalowanym wyborem wierszy głównych symulacja przebiega stabilnie niezależnie od wykorzystywanego algorytmu całkowania. Również i w tym przypadku wyniki uzyskiwane dla obliczeń z elementami współbieżnymi (rys. 4a) są identyczne, jak w przypadku obliczeń sekwencyjnych (rys. 4b).

## 5. WNIOSKI

W artykule poruszono kwestię stabilności symulatora pracującego w czasie rzeczywistym opartego o procesor DSP TMS320C6678. Zdefiniowano kryterium stabilności i przedstawiono wyniki badań eksperymentalnych. Poruszono również kwestię wpływu zastosowanego algorytmu całkowania i metody rozwiązywania układu równań liniowych na stabilność symulacji.

Wykazano, że w przypadku zastosowania algorytmu całkowania trapezów model okazuje się być niestabilny w stanie ustalonym i stanach przejściowych (tab. 3 i tab. 4). Ma to miejsce w przypadku niedostatecznej liczby iteracji poprawiających rozwiązanie początkowe dla iteracyjnej metody rozwiązywania układów równań liniowych. Problem ten nie występuje jednak w przypadku stosowania metody Geara II rzędu. Symulator zachowuje stabilność również w przypadku stosowania nie iteracyjnej metody rozwiązywania układów równań liniowych, jaką jest w tym przypadku metoda eliminacji Gaussa ze skalowanym wyborem wierszy głównych. W tym przypadku znaczenia nie ma algorytm całkowania. Jednak z uwagi na mniejszy czas obliczeń metody iteracyjne wykazują przewagę w stosunku do metod klasycznych [2]. Zatem z uwagi na pracę symulatora w czasie rzeczywistym i wymaganą stabilność pracy korzystne okazuje się zastosowanie algorytmu Geara II rzędu w połączeniu z metodą iteracyjną gradientów sprzężonych. Ponadto wykazano również, że obliczenia współbieżne nie mają wpływu na stabilność symulacji.

W przypadku modelowania stanów przejściowych dochodzi do szybszej utraty stabilności. Jest to związane z powstającymi wówczas dodatkowymi błędami obliczeń. Konieczna jest zatem zwiększona liczba iteracji poprawiających rozwiązanie początkowe dla metody iteracyjnej.

# LITERATURA

- Fajfer M.: Koncepcja cyfrowego symulatora układów elektrycznych pracującego w czasie rzeczywistym opartego na procesorach sygnałowych, Rynek Energii, 2014, Nr 5, str. 41-49.
- [2] Fajfer M.: Medium voltage electrical system research using DSP-based real-time simulator. Computer Applications in Electrical Engineering, edited by R. Nawrowski, Poznań University of Technology, 2014.
- [3] Fajfer M.: Obliczenia współbieżne w symulacji linii elektroenergetycznej z zastosowaniem wielordzeniowego procesora sygnałowego, Rynek Energii 2015, Nr 1, str. 26-31.
- [4] SPRUH58 TMDSEVM6678L EVM Technical Reference Manual Version 2.0, Revised March 2012.
- [5] SPRS691D TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor, April 2013.
- [6] Cieślik S.: Obwodowe modele układów elektrycznych w cyfrowych symulatorach pracujących w czasie rzeczywistym. Wydawnictwo Politechniki Poznańskiej, 2013.
- [7] Kincaid David, Cheney Ward: Analiza numeryczna w przekładzie i pod redakcją Stefana Paszkowskiego. Wydawnictwa Naukowo-Techniczne, Warszawa 2002.

#### STABILITY ANALYSIS OF SIMULATION OF THE ELECTRIC CIRCUIT WORKING IN REAL TIME

The paper presents the results of a research of the impact of numerical integration algorithm used and the method of solving the system of linear equations for the stability of the simulation of electric circuit in steady states and transient states. Stability criteria was explained. Mathematical modeling algorithm of the electric power line (steady states and transient states) was presented with elements of concurrent computing. The goal is to create a mathematical model of the electric circuit that will meet the requirements of the models used in the simulation work in real time.