Przetwarzanie systoliczne w strukturach FPGA

• Autorzy: Pniewska B. , Pniewski R.

Warianty tytułu

EN

Systolic processing in FPGA

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono sposób sprzętowej realizacji przetwarzania systolicznego w układach FPGA. Pokazano możliwości wykorzystania algorytmów systolicznych w przetwarzaniu obrazów. Opracowany program pozwala na weryfikacje algorytmu i wygenerowanie opisu układu w języku VHDL.

EN

This article shows you how to perform hardware systolic processing in FPGA. Showing the possibilities of using systolic algorithms for image processing. Developed program allows you to generate a verification algorithm and system description language VHDL.

Słowa kluczowe

PL

przetwarzanie systoliczne; przetwarzanie obrazów; układy cyfrowe

EN

systolic arrays; image processing; digital circuits

• Wydawca: Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny
• Czasopismo: Logistyka
• Rocznik: 2015
• Tom: nr 3
• Strony: 3976--3981, CD 1
• Opis fizyczny: Bibliogr. 5 poz., rys.

Twórcy

autor

Pniewska B.

• Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu, Wydział Transportu i Elektrotechniki; 26-600 Radom; ul. Malczewskiego 29. Tel: + 48 48 361-77-19, Fax: + 48 48 361-77-42

autor

Pniewski R.

• Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu, Wydział Transportu i Elektrotechniki; 26-600 Radom; ul. Malczewskiego 29. Tel: + 48 48 361-77-28, Fax: + 48 48 361-77-42

Bibliografia

• 1. Bosi B., Bois G.: Reconfigurable Pipelined 2-D Convolvers for fast Digital Signal Processing, IEEE Transaction on Very Large Scale (VLSI) Systems, Vol. 7, No.3, p 299-308, Sep. 1999.
• 2. Dyduch J., Pniewska B., Pniewski R.: Realizacja procesów systolicznych w strukturach programowalnych Praca badawcza realizowana w latach 2004-2006 Politechnika Radomska (nie publikowane)
• 3. Kung H.T: Why Systolic Architectures, Computer, vol.15, nr1,1982.
• 4. Lipowska-Nadolska E., Morawski M.: Tablice Systoliczne - Problemy wybrane. Akademicka Oficyna Wydawnicza PLJ, Warszawa 1999.
• 5. Pniewski R.: Metoda oceny bezpieczeństwa cyfrowych systemów automatyki kolejowej. Wydawnictwo UTH, Radom 2013