Układy FPGA jako sprzętowy analizator stanów pól komutacyjnych typu multi-log2N

• Autorzy: Michalski Marek

Identyfikatory

DOI

10.15199/59.2020.7-8.25

Warianty tytułu

EN

FPGA chips as a hardware analyzer of states in multi-log2N switching fabrics

• Konferencja: Krajowa Konferencja Radiokomunikacji, Radiofonii i Telewizji (17-18.09.2020 ; Łódź, Polska)
• Języki publikacji: PL

Abstrakty

PL

Niniejszy artykuł prezentuje system do symulacji i analizy stanu pól komutacyjnych. Główną cechą systemu jest to, że obliczenia saą realizowane w dedykowanych układach sprzętowych. Jako moduły obliczeniowe wykorzystane zostały moduł z programowalnym układem FPGA -Spartan-3 firmy Xilinx. Kilkanaście takich modułów zostało połączonych w szeregowy systemi pracuą˛pod kontrolą aplikacji www, która komunikuje się z węzłami obliczeniowymi za pośrednictwem Raspberry Pi, który to realizuje funkcjonalność proxy między typowym oprogramowaniem a programowalnymi układami sprzętowymi.

EN

In this paper there is presented a system for simulations realized in hardware. The subject are blocking states in optical switching fabrics. Model of such a fabric is presented, and the way of its analysis is described. FPGA Spartan-3 chips are used for fast calculations, Raspberry PI, small PC, is used as an interface between PC and electronic part of the system. System is dedicated for searching blocking states (which is realized in hardware) and their analysis (which is realized by GUI and software on PC). Main elements of system are:Web based GUI, scripts and database for storing results, subsystem for controlling FPGA chips (controller is realized on Raspberry PI and its GPIOs) and 18 (or more) FPGA modules as a calculating engines.

Słowa kluczowe

PL

pola komutacujne log2N; algorytmy; FPGA; Spartan3; Raspberry Pi

EN

Log2N switching fabrics; algorithms; FPGA; Spartan3; Raspberry Pi

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2020
• Tom: nr 7-8
• Strony: 246--249, CD
• Opis fizyczny: Bibliogr. 16 poz., rys.

Twórcy

autor

Michalski Marek

• Politechnika Poznańska, Wydział Informatyki i Telekomunikacji, ul. Piotrowo 3A, 60-965 Poznań

Bibliografia

• [1] W. Kabaciński and M. Michalski, “Wide-sense nonblocking Log2(N, 0, p) switching networks wiht even number of stages,” in Proc. IEEE ICC 2005, Seoul, South Korea, May 2005.
• [2] W. Kabaciński and M. Michalski, “Lower Bounds for WSNB Multi-Log2N Switching Networks”. Conference on Telecommunications A-ICT 2005, (Lisbon, Portugal), pp. 202–206, July 2005.
• [3] W. Kabaciński and M. Michalski, “The routing algorithm and wide-sense nonblocking conditions for multiplane baseline switching networks,” IEEE Journal on Selected Areas in Communications, vol. 24, no. 12, pp. 35–44, December 2006.
• [4] G. Danilewicz, W. Kabaciński, M. Michalski, M. Zal, A new control algorithm for wide-sense nonblocking multiplane photonic banyan-type switching fabrics with zero crosstalk", IEEE Journal on Selected Areas in Communications vol 26, no. 3, part 2, pp. 54–64, April 2008.
• [5] W. Kabaciński, J. Kleban, M. Michalski, M. Zal, A. Pattavina, G. Maier: Rearranging Algorithms for Log2(N, 0, p) Switching Networks with Even Number of Stages. International Workshop on High Performance Switching and Routing, Paris, France June 22 - 24, 2009.
• [6] W. Kabaciński, M. Michalski: The FPGA Implementation of the Log2(N, 0, p) Switching Fabric Control Algorithm, IEEE International Conference on High Performance Switching and Routing 2010, Dallas, TX, USA 13-16 June 2010.
• [7] W. Kabaciński, M. Michalski: The FPGA Controller for the Rearrangeable Log2(N, 0, p) Fabrics with an Even Number of Stages, IEEE International Conference on High Performance Switching and Routing, HPSR 2011, Cartagena, Spain 4-6 July 2011.
• [8] W. Kabaciński, M. Michalski: The Algorithm for Rearrangements in the Log2(N, 0, p) Fabrics with Odd Number of Stages, IEEE International Conference on Communications ICC2011, Kyoto, Japan 5-9 June 2011.
• [9] W. Kabaciński, M. Michalski: The Control Algorithm and the FPGA Controller for Non-interruptive Rearrangeable Log2(N, 0, p) Switching Networks. IEEE International Conference on Communications, ICC2013, Budapest, Hungary 9-13 June 2013.
• [10] M. Michalski: A software and hardware system for a fully functional remote access to laboratory networks, The Fifth International Conference on Networking and Services, Valencia, Spain, April 20-25, 2009.
• [11] https://www.xilinx.com/support/documentation/data_sheets/ds099.pdf
• [12] propox.com/download/docs/MMfpga02_pl.pdf
• [13] propox.com/download/docs/MMfpga02 _Programming_Manual.pdf
• [14] "Xilinx ISE 10.1 Quick Start Tutorial", http://www.xilinx.com/itp/xilinx10/books/docs/qst/qst.pdf.
• [15] ISE In-Depth: http://www.xilinx.com/direct/ise10_tutorials/ise10tut.pdf.
• [16] Xilinx Platform Studio; http://www.xilinx.com/tools/xps.htm.

Uwagi

PL

Opracowanie rekordu ze środków MNiSW, umowa Nr 461252 w ramach programu "Społeczna odpowiedzialność nauki" - moduł: Popularyzacja nauki i promocja sportu (2021).