Mikrosystem z układem Zynq do dystrybucji strumienia danychz chaotycznych generatorów PRBG w sieci LAN

• Autorzy: Dąbal P. , Pełka R.

Warianty tytułu

EN

A microsystem with Zynq device for distribution of bit-streams from chaotic PRBG generators in LAN

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono projekt i wyniki badań eksperymentalnych mikrosystemu w układzie SoC Zynq (Xilinx) przeznaczonego do dystrybucji strumienia danych z chaotycznych generatorów pseudolosowych (PRBG) w sieci LAN. Opisano implementację kilku wariantów architektur chaotycznych generatorów binarnych sekwencji pseudolosowych. Kompletny system zajmuje 2% przerzutników i 7% bloków LUT dostępnych w układzie XC7Z020. Szybkość transmisji danych w sieci LAN, w zależności od konfiguracji systemu, wynosi od 8,8 Mb/s do 53,4 Mb/s. Opracowano aplikację do badań i wspomagania prac projektowych z wykorzystaniem proponowanego mikrosystemu.

EN

This paper presents a concept, design and experimental results of a SoC-based microsystem with Zynq device from Xilinx, for distribution of chaotic pseudo-random bit-stream from PRBG via LAN. Several variants of PRBGs architectures have been described and tested. The complete system requires about 2% of flip-flops and 7% of LUTs available in the XC7Z020 device. The maximum speed of data transmission on LAN, depends on the system configuration, and varies from 8.8 Mbps to 53.4 Mbps. A dedicated computer application has been developed to support the research and design with use of the proposed microsystem. Pseudo-random bit-stream generators are used e.g. in cryptography and for testing digital systems. Often there is a need for high-speed transmission of data streams to multiple recipients at the same time. The described system supports the distribution of data obtained from embedded PRBGs over the LAN. In order to manage the distribution process, a dedicated client-server has been proposed. The hardware platform and objectives of the system for generation and distribution of pseudo-random sequences are discussed. There are presented the main features of the tools used for development of the project, the software and the library of utility modules that can be used in dedicated user applications.

Słowa kluczowe

PL

generatory pseudolosowe; chaos; SoC; FPGA

EN

pseudorandom generators; chaos; SoC; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2013
• Tom: R. 59, nr 8
• Strony: 845--847
• Opis fizyczny: Bibliogr. 10 poz., rys., tab.

Twórcy

autor

Dąbal P.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, Zakład Techniki Cyfrowej, ul. gen. Sylwestra Kaliskiego 2, 00-908 Warszawa

autor

Pełka R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, Zakład Techniki Cyfrowej, ul. gen. Sylwestra Kaliskiego 2, 00-908 Warszawa

Bibliografia

• [1] Xilinx: Zynq-7000 All Programmable SoC Overview, DS 190, v. 1.2, 21 August, 2012, on-line: http://www.xilinx.com.
• [2] Dąbal P., Pełka R.: Implementacja generatorów cyfrowego chaosu do zastosowań w kryptografii w układzie FPGA, Pomiary Automatyka Kontrola, vol. 56, nr 07/2010, str. 711-713.
• [3] Dabal P., Pelka R.: FPGA-based cryptosystem with combined stream-block cipher and digital chaos generator, in Proc. of Int. Conf. on Signals and Electronic Systems (ICSES), 7-10 Sept. 2010, Gliwice, pp. 315-318, (on-line: IEEE Xplore).
• [4] Dabal P., Pelka R.: FPGA Implementation of Chaotic Pseudo-Random Bit Generators, in Proc. 19th Int. Conf. Mixed Design of Integrated Circuits and Systems (MIXDES 2012), May 2012, Warszawa, pp. 260-264, (on-line: IEEE Xplore).
• [5] Dabal P., Pelka R., A Chaos-Based Pseudo-Random Bit Generator Implemented in FPGA Device, in Proc. 14th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, 13-15 April 2011, Cottbus, Germany, pp. 151-154, (on-line: IEEE Xplore).
• [6] Dabal P., Pelka R.: An Integrated System for Statistical Testing of Pseudo-Random Generators in FPGA Devices, in Proc. Int. Conf. on Signals and Electronic Systems (ICSES’2012), 18-21 September 2012, Wrocław, pp. 1-5, (on-line: IEEE Xplore).
• [7] ZedBoard: Zynq™ Evaluation and Development. Hardware User’s Guide, ver. 1.9, Jan. 2013, (on-line: www.zedboard.org).
• [8] Fischer V., Drutarovsky M.: True Random Number Generator Embedded in Reconfigurable Hardware, in Proc. 4th Int. Workshop on Cryptographic Hardware and Embedded Systems (CHES 2002), Springer-Verlag, LNCS 2523, 2002.
• [9] Wold K., Chik How Tan., Analysis and Enhancement of Random Number Generator in FPGA Based on Oscillator Rings, Int. Journal of Reconfigurable Computing, vol. 2009, Article ID 501672, 2009.
• [10] Addabbo T., Alioto M., Fort A., Rocchi S., Vignoli V.: Efficient Post-Processing Module for a Chaos-based Random Bit Generator, in Proc. 13th IEEE Int. Conf. on Electronics, Circuits and Systems, ICECS '06, 10-13 Dec. 2006, pp. 1224-1227.