Synteza generatorów indeksów metodami dekompozycji liniowej i funkcjonalnej

• Autorzy: Łuba T. , Mazurkiewicz T.

Identyfikatory

DOI

10.15199/59.2018.5.3

Warianty tytułu

EN

Synthesis of index generation functions using linear and functional decomposition

• Języki publikacji: PL

Abstrakty

PL

Metody projektowania funkcji generowania indeksów, ze względu na ważne zastosowania (dystrybucja adresów IP, skanowanie wirusów, wykrywanie niepożądanych danych), są ostatnio przedmiotem intensywnych badań naukowych. W rezultacie powstało wiele metod syntezy takich funkcji. Celem artykułu jest przegląd tych metod, ich porównanie z metodami proponowanymi przez autorów oraz wskazanie problemów, których rozwiązanie może przyczynić się do zwiększenia skuteczności metod projektowania.

EN

Methods of designing the index generation functions have recently been subject of intensive scientific research due to important applications (distribution of IP addresses, virus scanning and undesired data detection). As a result, many methods have been developed to synthesize such functions. The aim of the article is to review these methods, compare them with the methods proposed by the authors and identify issues (problems) whose solution may contribute to the effectiveness of design methods.

Słowa kluczowe

PL

funkcje generowania indeksów; dekompozycja liniowa; dekompozycja funkcjonalna; redukcja argumentów

EN

index generation functions; linear decomposition; functional decomposition; argument reduction

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2018
• Tom: nr 5
• Strony: 122--128
• Opis fizyczny: Bibliogr. 20 poz., rys., tab.

Twórcy

autor

Łuba T.

• Warszawska Wyższa Szkoła Informatyki

autor

Mazurkiewicz T.

• Instytut Matematyki i Kryptologii, Wydział Cybernetyki, Wojskowa Akademia Techniczna

Bibliografia

• [1] Astola J. T. (et al.): An algebraic approach to reducing the number of variables of incompletely defined discrete functions, IEEE 46th International Symposium on Multiple-Valued Logic (ISMVL), pp. 107-112, 2016.
• [2] Borowik G., T. Łuba: Fast Algorithm of Attribute Reduction Based on the complementation of Boolean Function, ch. 2, pp. 25-41, Springer International Publishing, 2014.
• [3] Borowik G., T. Łuba, K. Poźniak: New Trends in Logic Synthesis for Both Digital Designing and Data Processing, SPIE, Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments, 100314U, 9/2015.
• [4] Brzozowski J. A., T. Łuba: “Decomposition of Boolean Functions Specified by Cubes”, Journal of Multiple-Valued Logic and Soft Computing, vol. 9, Old City Publishing, Inc., pp. 377-417, 2003.
• [5] Croes G. A.: A method for solving traveling salesman problems. Operations Res. 6, pp. 791812, 1958
• [6] Łuba T., G. Borowik: Synteza logiczna, Oficyna Wydawnicza PW, Warszawa 2015.
• [7] Łuba T., R. Lasocki, J. Rybnik: An Implementation of Decomposition Algorithm and its Application in Information Systems Analysis and Logic Synthesis, Rough Sets, Fuzzy Sets and Knowledge Discovery, W. Ziarko (ed.). Workshops in Computing Series. Springer Verlag, pp. 458-465, 1994.
• [8] Łuba T., K. Poźniak, B. Zbierzchowski: „Redukcja i kompresja zmiennych w syntezie funkcji generowania indeksów”, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 10, 2016.
• [9] Łuba T., J. Rybnik: “Algorithmic Approach to Discernibility Function with Respect to Attributes and Objects Reduction”, Foundations of Computing and Decision Sciences, Vol. 18, No. 3-4, 241–258, 1993.
• [10] Łuba T., H. Selvaraj: A general Approach to Boolean Function Decomposition and its Applications in FPGA-based Synthesis, VLSI Design, Special Issue on Decomposition in VLSI Design, vol. 3, nos. 3-4, pp. 289-300, 1995.
• [11] Łuba T.: Decomposition of Multiple-Valued Functions, 25th International Symposium on Multiple-Valued Logic (ISMVL), 1995.
• [12] Mazurkiewicz T., T. Łuba: „Redukcja liczby zmiennych do reprezentacji funkcji generowania indeksów”, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 8-9, pp. 795-798, 2017.
• [13] Rodriguez-Henriquez F. (et al.): Cryptographic Algorithms on Reconfigurable Hardware, Springer Science+Business Media, 2006.
• [14] Sasao T.: Memory-Based Logic Synthesis, Springer, 2011.
• [15] Sasao T.: Index generation functions: Recent developments, IEEE 41st International Symposium on Multiple-Valued Logic (ISMVL), pp. 1-9, 2011.
• [16] Sasao T.: Linear decomposition of index generation functions, 17th Asia and SouthPacific Design Automation Conference (DAC), pp. 781–788, 2012.
• [17] Sasao T.: A Reduction Method for the Number of Variables to Represent Index Generation Functions: s-Min Method, IEEE 45th International Symposium on Multiple-Valued Logic (ISMVL), pp. 164-169, 2015.
• [18] Sasao T.: Index Generation Functions, Logic Synthesis for Pattern Matching, EPFL Workshop on Logic Synthesis & Verification, Dec. 2015.
• [19] Sasao T.: Index generation functions: Minimization methods, IEEE 47th International Symposium on Multiple-Valued Logic (ISMVL), pp. 197- 206, 2017.
• [20] Sasao T., I. Fumishi, Y. Iguchi: On an exact minimization of variables for incompletely specified index generation functions using SAT, Note on Multiple-Valued Logic in Japan, pp. 1-8, 2015.

Uwagi

PL

Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2018).