6-bitowy przetwornik C/A małej mocy w technice przełączanych prądów

• Autorzy: Naumowicz M. , Szczęsny S. , Handkiewicz A.

Warianty tytułu

EN

6-bit low-power switched-currents DAC converter

• Konferencja: Krajowa Konferencja Elektroniki (12 ; 10-13.06.2013 ; Darłówko Wschodnie ; Polska)
• Języki publikacji: PL

Abstrakty

PL

Artykuł prezentuje metodę projektowania przetwornika cyfrowo-analogowego małej mocy w technice przełączanych prądów. W pracy zaproponowana została architektura układu bazująca na wykorzystaniu wielowyjściowego zwierciadła prądowego, którego parametry obliczane są za pomocą metody Hooke’a-Jeevesa. Przeanalizowany został przykład realizacji układu w technologii TSMC 90nm. Autorzy zamieścili rozwiązanie uzyskane za pomocą metody optymalizacji kierunkowej. Jakość działania układu oceniona została na podstawie symulacji dokonanych przy użyciu programu HSPICE. Zaproponowana w pracy architektura pozwala na redukcję poborów mocy konwertera. Wartość tego parametru dla analizowanego w artykule przykładu 6-bitowego przetwornika wyniosła 40 μW.

EN

The article presents a method of designing a low-power switched-currents DAC converter. The work proposes an architecture based on using a multi-output current mirror, parameters of which are calculated with the Hooke-Jeeves’ method. The exemplar realisation has been analysed using the TSMC 90nm technology. Authors have described a solution obtained using the directional optimisation. Performance of the circuit has been assessed basing on simulations done using the HSPICE application. The architecture proposed in the work allows to reduce the power consumption of the converter. The value of this parameter, for the article-analysed 6-bit DAC, was 40 μW.

Słowa kluczowe

PL

przetworniki C/A; technika przełączanych prądów; zwierciadło prądowe; wzmacniacz transkonduktancyjny; metoda HJ (Hooke’a-Jeevesa)

EN

DAC converter; switched-currents technique; current mirror; transconductance amplifier; Hooke-Jeeves' method

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2013
• Tom: Vol. 54, nr 9
• Strony: 134--136
• Opis fizyczny: Bibliogr. 12 poz., rys., tab.

Twórcy

autor

Naumowicz M.

• Politechnika Poznańska, Wydział Informatyki

autor

Szczęsny S.

• Politechnika Poznańska, Wydział Informatyki

autor

Handkiewicz A.

• Politechnika Poznańska, Wydział Informatyki

Bibliografia

• [1] R. Jacob Baker, „CMOS - Circuit Design, Layout and Simulation”, Rev. Second Edition, IEEE Solid-State Circuits Society, Sponsor; IEEE SSCS Liaison to the IEEE Press, Stuart K. Tewksbury, Wiley- Interscience, 2008.
• [2] Solmaz Rastegar Moghaddam Mansouri, Ishak Aris, Izhal Abdul Halin, „Hibernating Switched Current Cells for Low Power 14-bit Digital to Analog Converters”, RSM 2011 Proc. 2011, Sabah, Malaysia.
• [3] R. Rudnicki, M. Kropidłowski, A. Handkiewicz, „Low power switched- current circuits with low sensitivity to the rise/fall time of the clock", International Journal of Circuit Theory and Applications, Vol. 38, No. 5, pp. 471-486, 2010.
• [4] Sz. Szczęsny, „Computer Tools for Layout Generation of Switched-Current Circuits”, Ph. D. dissertation, Poznań University of Technology, 2013.
• [5] A. Handkiewicz, „Mixed-Signal Systems: A Guide to CMOS Cicuit Design”, John Wiley and Sons, 2002.
• [6] C.-C. Tsai, C.-H. Lai, W.-T. Lee, J.-O. Wu, ,,10-bit switched-current digital-to-analogue converter”, IEE Proc.-Circuits Devices Syst., Vol. 152, No. 3, June 2005.
• [7] A. Handkiewicz, R. Rudnicki, M. Kropidłowski, „Switched Current Filter Design With The Use Of Integrators Composed Of Equal Size Transistors”, Proc. of European Conference on Circuit Theory and Design, ECCTD'2005, Ireland, vol. 1, pp. 107-110. 14, 72, 75.
• [8] R. Hooke, T. A. Jeeves, (1961), „Direct search’ solution of numerical and statistical problems", J. Assoc. Comp. 8 (2), pp. 212-229.
• [9] R. Rudnicki, „Wybrane narzędzia automatycznego projektowania obwodów z przełączanymi prądami”, Ph. D. dissertation, Poznań University of Technology, 2006.
• [10] Sz. Szczęsny, M. Naumowicz, A. Handkiewicz, ,,SI-Studio - environment for SI circuits design automation”, Bulletin of the Polish Academy of Sciences, Technical Sciences, vol. 60, p. 757-762.
• [11] Wei-Hsin Tseng, Chi-Wei Fan, Jieh-Tsorng Wu, Senior Member, IEEE, „A 12-Bit 1.25-GS/s DAC in 90 nm CMOS With > 70 dB SFDR up to 500 MHz”, IEEE Journal of Solid-State Circuits, Vol. 46, No. 12, DECEMBER 2011.
• [12] K. Doris, J. Briaire, D. Leenaerts, M. Vertregt, A. van Roermund, „A 12b 500 MS/s dac with > 70 dB SFDR up to 120 MHz in 0.18 µm CMOS”, IEEE ISSCC Dig. Tech. Papers, 2005, pp. 116-117.