Dekompozycja sieci działań układów sekwencyjnych w celu obniżenia poboru mocy

• Autorzy: Bułatowa I. , Salauyou V. , Matujewicz P.

Warianty tytułu

EN

ASM decomposition for low-power design of sequential circuits

• Języki publikacji: PL

Abstrakty

PL

Opracowana została metoda syntezy układów sekwencyjnych o obniżonym poborze mocy, algorytmy sterowania których opisywane są za pomocą sieci działań. Metoda syntezy polega na dekompozycji sieci działań na fragmenty realizowane w postaci oddzielnych automatów połączonych w dwupoziomową strukturę hierarchiczną. Zmniejszenie poboru mocy osiąga się przez odłączenie sygnału synchronizacji od nieaktywnych w danym momencie automatów. Zaproponowano schemat bramkowania sygnału synchronizacji z wykorzystaniem sygnałów struktury hierarchicznej. Opracowany został algorytm dekompozycji sieci działań na fragmenty realizowane jako komponenty struktury hierarchicznej. Przeprowadzone badania potwierdziły efektywność zaproponowanej metody.

EN

In this paper a method for low-power design of hierarchical structures of sequential circuits specified by the Algorithmic State Machine (ASM) charts is presented. The proposed method uses a decomposition of the original sequential circuit into the smaller automata which are connected in a two-level hierarchical structure topology (Fig.1). A clock-gating approach [4, 5] is used to reduce power consumption of the sequential circuit. Due to this approach the power can be saved by clocking only one automaton of hierarchical structure at a time while the clock to the other automata is gated. As a result, only one automaton of hierarchical structure is active at any time while the others are idle, thus reducing the switching activity and minimizing the power dissipation. The algorithm of decomposition of the ASM chart into the fragments, which are implemented as components of a hierarchical structure, has been developed. The clockgating circuit (Fig. 2) which uses the control signals generated by the hierarchical structure is proposed. The power simulation method used to estimate the power consumption for original and decomposed circuits is described. Experimental results show that the proposed partitioning technique can reduce power consumption, on average 20.31%, over the original undecomposed circuit. An additional power saving is available by using special state encoding which reduces the switching activity of sequential circuits.

Słowa kluczowe

PL

układ sekwencyjny; pobór mocy; sieć działań; dekompozycja sieci działań; struktura hierarchiczna

EN

low power; sequential circuit; decomposition; partitioning; algorithmic state machine; ASM; hierarchical structure

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2014
• Tom: R. 60, nr 7
• Strony: 501--503
• Opis fizyczny: Bibliogr. 9 poz., tab., rys.

Twórcy

autor

Bułatowa I.

• Politechnika Białostocka, ul. Wiejska 45A, 15-351 Białystok

autor

Salauyou V.

• Politechnika Białostocka, ul. Wiejska 45A, 15-351 Białystok

autor

Matujewicz P.

• Politechnika Białostocka, ul. Wiejska 45A, 15-351 Białystok

Bibliografia

• [1] Benini L., De Micheli G., Vermeulen F.: Finite-state machine partitioning for low power. Proceedings of the IEEE International Symposium on Circuits and Systems ISCAS '98, vol. 2, p. 005-008, 1998.
• [2] Xia Y., Ye X., Wang L., Tap J., Almain A.E.: A novel low power FSM partition approach and its implementation. Proceedings of the 23rd NORCHIP Conference, p. 102-105, 2005.
• [3] Roy S., Banerjee P., Sarrafzadeh M.: Partitioning sequential circuits for low power. Proceedings of the 11th International Conference on VLSI Design, p. 212-217, 1998.
• [4] Benini L., De Micheli G.: Automatic synthesis of low-power gatedclock finite-state machines. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 15, p. 630-643, 1996.
• [5] Lee W.K., Tsui C.Y.: Finite state machine partitioning for low power. Proceedings of the 1999 IEEE International Symposium on Circuits and Systems ISCAS '99, vol. 1, p. 306-309, 1999.
• [6] Monteiro J.C., Oliveira A.L.: FSM decomposition by direct circuit manipulation applied to low-power design. Proceedings of the Design Automation Conference ASP-DAC, p. 351-358, 2000.
• [7] Salauyou V., Bułatowa I.: Synteza hierarchicznych struktur automatów mikroprogramowalnych, Pomiary Automatyka Kontrola, vol. 58, nr 7, s. 599-601, 2012.
• [8] Tsui C.Y., Monteiro J., Pedram M., Devadas S., Despain A.M., Lin B.: Power estimation methods for sequential logic circuits. IEEE Trans. on VLSI Systems, vol. 3, No 3, p. 404-416, 1995.
• [9] Baranov S.: High level synthesis in EDA tool "Abelite". Electronics and Telecommunications Quarterly, vol. 55, No 2, p. 123-156, 2009