A programmable delay line

• Autorzy: Perko K. , Szplet R.
• Języki publikacji: EN

Abstrakty

EN

The paper describes the design and test results of a programmable digital delay line implemented in an FPGA device (Kintex-7, Xilinx). The operation of the delay line is based on the modified dual interpolation Nutt method that combines two actions, i.e.: (1) counting the periods of a reference clock and (2) time interpolating within a single clock period. The first action provides an extremely wide range of the introduced delays (> 9 minutes), while the second one allows reaching relatively high delay resolution (2 ns) with a timing jitter as low as 35 ps (until delay of 1 μs). The high metrological parameters of the designed delay line are achieved at the expense of increased difficulty in implementation of the method in an integrated circuit. The major problems to be solved were the synchronizations of input signals as well as synchronous and asynchronous parts of the system, which were effectively provided with the use of two dual-edge synchronizers, a clock signal logic level detection system and associated synchronizers.

Słowa kluczowe

EN

delay line; dual interpolation method

• Wydawca: Wydawnictwo PAK
• Czasopismo: Measurement Automation Monitoring
• Rocznik: 2015
• Tom: Vol. 61, No. 7
• Strony: 311--313
• Opis fizyczny: Bibliogr. 8 poz., rys., tab., wykr.

Twórcy

autor

Perko K.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, 2 Gen. S. Kaliskiego St., 00-908 Warszawa

autor

Szplet R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, 2 Gen. S. Kaliskiego St., 00-908 Warszawa

Bibliografia

• [1] Carbone P., Kiaei S., Xu F.: Design, Modeling and Testing of Data Converters. Chapter 7, Szplet R.: Time-to-Digital Converters. Springer, 2014.
• [2] Szplet R., Jachna Z., Kwiatkowski P., Różyc K.: A 2.9 ps equivalent resolution interpolating time counter based on multiple independent coding lines. Meas. Sci. Technol. 24, 2013.
• [3] Nutt R.: Digital time intervalometer. Rev. Sci. Instr., vol. 39, no. 9, pp. 1342-1345, 1968.
• [4] Szplet R., Sondej D., Grzęda G.: Bezpośredni przetwornik czas-liczba z kodowaniem wielokrotnym. Pomiary Automatyka Kontrola, vol. 59, no. 8, pp. 842-844, 2013.
• [5] Szplet R.: Synchronizacja sygnałów w interpolacyjnych licznikach czasu. Biuletyn WAT, vol. 57, no. 4, pp. 285-308, 2008.
• [6] Kwiatkowski P., Szymanowski R., Szplet R.: Identyfikacja parametrów dynamicznych linii szybkich przeniesień oraz globalnych linii zegarowych w układach programowalnych Spartan-6. Pomiary Automatyka Kontrola, vol. 59, no. 8, pp. 757-759, 2013.
• [7] Li J., Zheng Z., Liu M. and Wu S.: Large Dynamic Range Accurate Digitally Programmable Delay Line with 250-ps Resolution. The 8th International Conf. on Signal Processing, vol. 1, pp.16-20, 2006.
• [8] Song Y., Liang H., Zhou L., Du J., Ma J., Yue Z.: Large Dynamic Range High Resolution Digital Delay Generator Based on FPGA. In International Conference on Electronics, Communications and Control, pp. 2116-2118, 2011.