

Tadeusz SIDOR

AKADEMIA GÓRNICZO-HUTNICZA, KATEDRA METROLOGII I ELEKTRONIKI
Al. Mickiewicza 30, 30-059 Kraków

Analiza własności metrologicznych przetworników A/D zbudowanych na bazie modulatorów sigma-delta różnych rzędów

Dr hab. inż. Tadeusz SIDOR

Absolwent AGH 1965, doktorat 1974, habilitacja 1985. Jest autorem i współautorem 80 publikacji naukowych. W latach 1977-1980 zatrudniony jako senior lecturer w University of Nigeria, Nsukka, a w latach 1992-1996 jako associate professor w Sultan Qaboos University, Sułtanat Omanu. Obecnie jest profesorem nadzwyczajnym Akademii Górniczo – Hutniczej w Krakowie, oraz Wyższej Szkoły Zarządzania Ochroną Pracy w Katowicach.



e-mail: sidor@agh.edu.pl

Streszczenie

W artykule porównano własności metrologiczne przetworników A/D z modulatorami sigma-delta pierwszego i drugiego rzędu stosując analizę w dziedzinie czasu. Wykazano, że przetworniki z modulatorami wyższych rzędów, wykazują w istocie ten sam poziom błędów kwantowania, co przetworniki z modulatorem pierwszego rzędu. Zwrócono również uwagę na istotne niekonsekwencje, pojawiające się w licznych opracowaniach na ten temat, które posługują się analizą w dziedzinie częstotliwości.

Słowa kluczowe: modulator sigma-delta, przetwornik A/D, błąd kwantyzacji.

Metrological analysis of A/D converters with sigma-delta modulators of different orders

Abstract

In this paper the time domain analysis is used to compare metrological properties of sigma-delta A/D converters with first order modulator and converters with modulators of higher order. Modulators of higher orders are widely advertised for such converters to be used in digital acoustic systems. The paper proves that from the viewpoint of the important metrological property of such converters i.e. the level of quantization error there is no superiority in performance of A/D converters with higher order modulators over converters with modulators of first order. It was confirmed by a simulation experiment, performed using the MICROCAP circuit simulator (Figs. 7 and 8), where the quantization error levels were compared for modulators of first and second order. Moreover, there is pointed out a certain inconsistency present in numerous papers [2, 4, 5] in which the frequency domain analysis is used to explain noise shaping phenomenon. There is no direct digital filtration possible straight at the sigma-delta modulator output and decimation afterwards. In fact both actions are performed by a single counter, which can be described as both, basically decimator and digital filter (Fig.6).


Keywords: A/D converters, sigma-delta modulators, quantization errors.

1. Wstęp

Uproszczony schemat blokowy struktury przetwornika A/D z modulatorem pierwszego rzędu, wykorzystywany w licznych opracowaniach [2, 3, 4, 5] jest przedstawiony na rys. 1.

Wyjście komparatora jest traktowane jako ciąg jednobitowych próbek reprezentujących sygnał wejściowy, odmiennie niż w modulatorach Delta, w których próbki reprezentują przyrosty sygnału wejściowego. W konsekwencji powoduje to wystąpienie bardzo dużego błędu kwantyzacji.

Przyjmuje się powszechnie [2, 3, 4, 5], że szum kwantyzacji jest przypadkowym sygnałem o widmie częstotliwościowym rozłożonym równomiernie wzdłuż osi częstotliwości.





Rys. 1. Uproszczona struktura przetwornika A/D z modulatorem sigma-delta pierwszego rzędu

Fig. 1. Simplified structure of the A/D converter with first order sigma-delta modulator

Integrator jest obecny w strukturze modulatora na takiej pozycji, że działa jak filtr górno-przepustowy dla szumu kwantyzacji i dlatego duża część widma szumu, jak podają cytowane źródła [2, 3, 4, 5], może być wyeliminowana przez dolno-przepustowy filtr cyfrowy na wyjściu modulatora. Jest to możliwe, gdyż częstotliwość jedno-bitowego próbkowania jest wielokrotnie wyższa (nadpróbkowanie) niż, wynikająca z twierdzenia o próbkowaniu, częstotliwość niezbędna do wiernego odtworzenia widma sygnału wejściowego.

Termin „noise shaping” używany jest w literaturze angielskiej do opisywania tego procesu zachodzącego w układzie modulator – filtr cyfrowy. Proces taki można zintensyfikować stosując modulator wyższego rzędu, zawierający więcej niż jeden integrator w torze sygnału.

Typowe wykresy ilustrujące to zjawisko, zaczerpnięte z literatury [2, 4], zaprezentowano na rysunku 2. Stosowanie w przetwornikach A/D modulatorów wyższych rzędów zapewni więc lepszy stosunek sygnału do szumu kwantyzacji, pod warunkiem, że sygnał zostanie poddany dolnoprzepustowej filtracji cyfrowej.



Rys. 2. Ilustracja jak modulatory sigma-delta kształtują pasmo szumów kwantowania a) modulator pierwszego rzędu (wg [2]), b) modulatory wyższych rzędów (wg [4])

Fig. 2. Presentation of noise shaping by the first order modulator a) [2] and higher order modulators b) [4]

Nie negując faktu, że taki proces zachodzi w istniejących rozwiązaniach układowych, w których stosowane są modulatory drugiego, trzeciego a nawet piątego rzędu, można jednak mieć istotne zastrzeżenia co do poprawności przedstawianego rozumowania.

Wyjście modulatora sigma-delta jest, w ogólnym przypadku, nieregularnym ciągiem jednobitowych próbek sygnału wejściowego, a liczba próbek w określonym przedziale czasu definiuje wartość sygnału wejściowego. Filtr cyfrowy na wyjściu modulatora (rys. 1) nie może więc wykonywać żadnej operacji na jednobitowych próbkach, poza zmianą ich dystrybucji w przedziale czasu zliczania. W związku z tym aby filtr cyfrowy mógł poprawić stosunek sygnału do szumu decymacja musi poprzedzać filtrację cyfrową.

Decymacja w tym przypadku jest równoznaczna ze zliczaniem liczby impulsów wyjściowych modulatora w zadanym przedziale czasu, który określa zarówno stopień decymacji jak i rozdzielczość wielobitowej próbki wyjściowej przetwornika A/D.

Zliczanie impulsów może być dokonywane za pomocą prostego licznika o wejściu szeregowym i wyjściu równoległym.

Licznik taki ma również własności cyfrowego filtra dolnoprzepustowego o skończonej odpowiedzi impulsowej.

Równanie różnicowe opisujące wyjście takiego licznika, liczącego do M ma bowiem postać (1)

$$y(n) = \sum_{k=0}^{M-1} [n-k] \quad (1)$$

a jego transmitancja w dziedzinie transformaty z może być zapisano jako (2)

$$H(z) = \sum_{k=0}^{M-1} z^{-k} \quad (2)$$

podstawiając $z = e^{-j\omega}$ otrzymuje się transmitancję widmową licznika (3)

$$H(j\omega) = \sum_{k=0}^{M-1} e^{-j\omega k} \quad (3)$$

Posługując się wzorem na sumę skończonego szeregu potęgowego otrzymano (4)

$$H(j\omega) = \frac{1 - e^{-j\omega M}}{1 - e^{-j\omega}} \quad (4)$$

Stosując kolejno wzór Eulera otrzymano (5)

$$H(j\omega) = \frac{1 - \cos(\omega M) + j \sin(\omega M)}{1 - \cos(\omega) + j \sin(\omega)} \quad (5)$$


Moduł transmitancji widmowej licznika wyraża się więc jako (6)

$$|H(j\omega)| = \sqrt{\frac{1 - \cos(\omega M)}{1 - \cos(\omega)}} \quad (6)$$

Wykres modułu transmitancji widmowej (6) przedstawia rysunek 3.

Transmitancja widmowa licznika ma więc typowy kształt dolnoprzepustowego cyfrowego filtra grzebieniowego.

Bloki przetwarzania, pokazane na rys. 1 i nazwane odpowiednio filtrem cyfrowym i decymatorem, są więc w istocie prostym licznikiem, który jest zarówno, a właściwie przede wszystkim, decymatorem.



Rys. 3. Wykres modułu transmitancji widmowej licznika o wejściu szeregowym i wyjściu równoległym


Fig. 3. Frequency response of the series input parallel output digital counter

Stosowanie modulatorów wyższych rzędów poprawia niewątpliwie, w tej sytuacji, stosunek sygnału do szumu, ale nie ma to żadnego wpływu na zmniejszenie błędów kwantyzacji przetwornika A/D zbudowanego na bazie takich modulatorów, gdyż rozdzielczość przetwornika zależy jedynie od czasu zliczania i częstotliwości impulsów zegarowych.

Można to wykazać analizując pracę modulatorów w dziedzinie czasu.

2. Rozważania teoretyczne

Jako punkt wyjścia można przyjąć strukturę synchronicznego przetwornika napięcie-częstotliwość, opisanego np. w [1, 3], który również może być nazwany modulatorem pierwszego rzędu. Uproszczony schemat takiego modulatora przedstawiono na rys. 4.



Rys. 4. Uproszczony schemat blokowy i przebiegi modulatora sigma-delta pierwszego rzędu

Fig. 4. Simplified block diagram and output waveforms of the first order sigma-delta modulator

Przyjmując, że w długim przedziale czasu $M\tau$, odpowiadającym dużej liczbie M impulsów zegarowych, pojawiło się N impulsów wyjściowych, można sformułować równanie (7), opisujące proces kompensacji ładunków w kondensatorze integratora:


$$(I-i)N\tau = (I+i)(M-N)\tau \pm \Delta Q \quad (7)$$

gdzie $\Delta Q \leq 2I\tau$ jest ładunkiem transferowanym w czasie jednego impulsu.

Liczbę impulsów wyjściowych określa zależność (8)

$$N = \frac{M}{2} + \frac{i}{2I} M \pm 1 \quad (8)$$

Modulatory wyższych rzędów mają w swojej strukturze większą liczbę integratorów, połączonych szeregowo, tak jak pokazano na rys. 5, dla modulatora trzeciego rzędu.




Rys. 5. Uproszczony schemat blokowy modulatora sigma-delta trzeciego rzędu
Fig. 5. Simplified block diagram of the third order sigma-delta modulator

Ponieważ równanie opisujące kompensację ładunków w kondensatorze integratora zostało zapisane dla wyjścia integratora sterującego komparator, identyczne równanie będzie obowiązywać również dla modulatorów dowolnego rzędu, z dowolną liczbą integratorów poprzedzających ostatni integrator przed komparatorem.

Wielobitowe słowa wyjściowe przetwornika A/D, wykorzystującego modulator sigma-delta, są tworzone w procesie decymacji, który w swej istocie sprowadza się do zliczania impulsów wyjściowych modulatora w określonym przedziale czasu wynikającym z przyjętej pewnej liczby M impulsów zegarowych. Zasadę działania takiego przetwornika A/D ilustruje rysunek 6.

Liczba ± 1 w równaniu (8) reprezentuje jeden impuls, lub inaczej formułując, jednobitową niepewność wyniku konwersji A/C i nie zależy od liczby integratorów w strukturze modulatora sigma-delta, czyli od rzędu modulatora.

Można więc stwierdzić, że błąd kwantyzacji przetworników A/C, stosujących modulatory wyższych rzędów, jest na tym samym poziomie jak w przetwornikach z modulatorami pierwszego rzędu i zależy jedynie od stosunku decymacji wynikającym z liczby M impulsów zegarowych, a więc przyjętej liczbie bitów słowa wyjściowego przetwornika.




Rys. 6. Uproszczony schemat blokowy przetwornika A/D z modulatorem sigma-delta
Fig. 6. Simplified block diagram of the A/D converter with sigma-delta modulator


3. Badania symulacyjne

Dla zweryfikowania powyższych wniosków przeprowadzony został eksperyment symulacyjny w którym, za pomocą programu MICROCAP, porównano działanie modulatora pierwszego i drugiego rzędu.

Przykładowe przebiegi wyjściowe takich modulatorów przedstawiono odpowiednio na rysunkach 7 i 8 (od góry: impulsy zegarowe, impulsy wyjściowe, napięcie wyjściowe integratora).



Rys. 7. Przebiegi wyjściowe modulatora sigma-delta pierwszego rzędu
Fig. 7. Output waveforms of the first order sigma-delta modulator



Rys. 8. Przebiegi wyjściowe modulatora sigma-delta drugiego rzędu
Fig. 8. Output waveforms of the second order sigma-delta modulator

Dla zasymulowania procesu decymacji zliczono liczbę N impulsów wyjściowych dla obu modulatorów, w przedziale czasu odpowiadającym $M = 1000$ impulsów zegarowych, dla różnych wartości napięć wyjściowych.

Wyniki zliczania, które odpowiadają wielobitowym próbkom wyjściowym przetwornika A/D zamieszczono w poniższej tabeli.

Napięcie wejściowe [V]	-3	-2	-1	0	1	2	3
N – Modulator 1-go rzędu	124	249	374	499	624	749	874
N – Modulator 2-go rzędu	125	250	375	499	624	748	873

4. Wnioski

Z danych zamieszczonych w tabeli wynika, że w żadnym przypadku różnica w liczbie impulsów zliczonych dla modulatora pierwszego i drugiego rzędu nie przekracza jednego impulsu. Oznacza to, że błąd kwantowania przetwornika A/D zbudowanego z wykorzystaniem modulatora pierwszego jak i drugiego rzędu jest na tym samym poziomie – jednego bitu. Wynika z tego, że rząd modulatora nie ma wpływu na poziom tego błędu.

Z porównania kształtu fali napięcia na wyjściu integratora na rysunkach 7 i 8 można zauważyć, że dla modulatora pierwszego rzędu fala ta wykazuje wyraźny charakter okresowy, co nie występuje tak wyraźnie w przypadku modulatora drugiego rzędu.

Oznacza to, że błąd kwantowania przetwornika A/D zbudowanego z wykorzystaniem modulatora pierwszego rzędu ma również charakter periodyczny, co może powodować generowanie obcych tonów w przypadku zastosowania takiego konwertera w systemach akustycznych. W takich systemach zastosowanie przetworników A/D z modulatorami wyższych rzędów jest więc uzasadnione, ale w systemach pomiarowych nie ma to praktycznego znaczenia.

5. Literatura

[1] Tietze U., Schenk Ch: Electronic Circuits – Handbook for Design and Applications, Springer-Verlag 2008.
[2] Maxim Application note 1870: Demystifying Delta – Sigma ADCs

- [3] Kester W., Bryant J.: Voltage –to-Frequency Converters, Analog Devices. Tutorial MT – 028.
- [4] Park S.: Principles of Sigma-Delta Modulation for Analog-to-Digital Converters. Motorola Digital Signal Processors.
- [5] Jarman D.: A brief introduction to Sigma Delta Conversion. Intersil Application Note AN9504.
- [6] Aziz P. M., Sorensen H.V., Van Der Spiegel J.: An Overview of Sigma – Delta Converters. IEEE Signal Processing Magazine Vol. 13, Jan/1996.

- [7] Beis U.: An Introduction to Delta Sigma Converters www.beis.de
- [8] MICROCAP – Circuit simulator, Spectrum Software.

otrzymano / received: 18.01.2013

przyjęto do druku / accepted: 01.01.2014

artykuł recenzowany / revised paper

INFORMACJE

Procedura recenzowania artykułu w miesięczniku PAK

1. Wszystkie artykuły naukowe zgłoszone do publikacji w miesięczniku PAK podlegają procedurze recenzowania.
2. Artykuł recenzowany jest przez dwóch niezależnych Recenzentów.
3. Recenzentami są samodzielni pracownicy nauki lub pracownicy ze stopniem naukowym doktora, kompetentni w danym zakresie merytorycznym, spoza ośrodka, z którego jest autor/-rzy.
4. Recenzentów wskazuje redaktor naczelny lub redaktorzy tematyczni.
5. Artykuł w języku innym niż język polski jest recenzowany conajmniej przez jednego recenzenta z instytucji zagranicznej innej niż narodowość autora publikacji.
6. Okres oczekiwania na recenzje wynosi 1 miesiąc.
7. Dla autorów poszczególnych artykułów recenzenci są anonimowi.
8. Recenzent przygotowuje recenzje na formularzu recenzji (2012-formularz-recenzji.doc) opracowanym przez redakcję.
9. Recenzja jest w formie pisemnej i kończy się jednoznacznym wnioskiem co do dopuszczenia artykułu do publikacji lub jego odrzucenia.
10. Nazwiska recenzentów poszczególnych artykułów nie są ujawniane. Pełna lista recenzentów zostaje opublikowana w ostatnim numerze miesięcznika PAK w danym roku oraz na stronie internetowej (www.pak.info.pl).
11. Recenzje przechowywane są w redakcji PAK w Gliwicach przez okres 5 lat.

Nowa inicjatywa PAK

Na stronie internetowej Wydawnictwa PAK został utworzony dział: **Niepewność wyników pomiarów** w którym są zamieszczane aktualne informacje dotyczące problemów teoretycznych i praktycznych związanych z szacowaniem niepewności wyników pomiarów. W dziale znajdują się:

- aktualne informacje o publikacjach dotyczących niepewności wyników,
- informacje o przedsięwzięciach naukowo–technicznych i edukacyjnych, o tematyce związanej z niepewnością,
- dokumenty dotyczące niepewności,
- pytania do ekspertów (FAQs).

Zapraszamy:

- autorów opublikowanych prac dotyczących niepewności o nadsyłanie tekstów do zamieszczenia w tym dziale,
- organizatorów przedsięwzięć naukowo – technicznych lub edukacyjnych do nadsyłania informacji o imprezach planowanych lub odbytych,
- zainteresowanych zagadnieniami szczegółowymi do nadsyłania pytań do ekspertów.

Materiały mogą mieć formę plików lub linków do źródeł. Warunkiem zamieszczenia w tym dziale strony internetowej PAK materiałów lub linków jest przysłanie do redakcji PAK pocztą zwykłą zgody właściciela praw autorskich na takie rozpowszechnienie. Zamieszczanie i pobieranie materiałów i informacji w tym dziale strony internetowej jest bezpłatne. Redakcja PAK będzie nadzorować zawartość działu, ale za szczegółowe treści merytoryczne odpowiadają autorzy nadsyłanych materiałów.

Tadeusz SKUBIS
Redaktor naczelny Wydawnictwa PAK