2D DCT compression in the switched-current technique

• Autorzy: Szczęsny S. , Kropidłowski M. , Handkiewicz A. , Melosik M. , Śniatała P.

Warianty tytułu

PL

Kompresja dwuwymiarowa DCT w technice przełączanych prądów

• Języki publikacji: EN

Abstrakty

EN

The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression.

PL

W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji.

Słowa kluczowe

EN

DCT; compression; switched-currents technique; layout synthesis; design layout; image processing; data compression

PL

kompresja; technika przełączanych prądów; automatyzacja projektowania; layout; przetwarzanie obrazu; kompresja danych

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2014
• Tom: R. 90, nr 9
• Strony: 94--97
• Opis fizyczny: Bibliogr. 14 poz., rys., tab., wykr.

Twórcy

autor

Szczęsny S.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3A, 60-965 Poznań

autor

Kropidłowski M.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3A, 60-965 Poznań

autor

Handkiewicz A.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3A, 60-965 Poznań

autor

Melosik M.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3A, 60-965 Poznań

autor

Śniatała P.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3A, 60-965 Poznań

Bibliografia

• [1] Ziebart W., Technical and Economical Trends in Microelectronics, IEEE, Infineon Technologies AG, Neubiberg, Germany, 2007
• [2] Graeb H., Balasa F., Castro-Lopez R., Chang Y.-W., Fernandez F.V., Lin P.-H., Strasser M., Analog layout synthesis - Recent advances in topological approaches, Design, Automation & Test in Europe Conference & Exhibition, 2009. DATE 09. 274-279
• [3] Otten R.H.J.M., Automatic floorplan design, in Proc. ACM/IEEE Des., Autom. Conf., (1982), 261267.
• [4] Szczęsny Sz., Computer Tools for Layout Generation of Switched-Current Circuits, Ph.D. dissertation, Poznań, 2013
• [5] Naumowicz M., Szczęsny Sz., Handkiewicz A., 6-bitowy przetwornik C/A małej mocy w technice przełączanych prądów, Elektronika - konstrukcje, technologie, zastosowania, (2013), nr 9
• [6] Bhaskaran V., Konstantinidies K., Image and Video Compression Standards, Kluwer Academic Publishers, Boston, MA, 1995
• [7] Handkiewicz A., Kropidłowski M., Łukowiak M., Switched-current technique for video compression and quantization, in Proc. ASIC/SOC Conf., (1999), 299-303
• [8] Handkiewicz A., Śniatała P., Łukowiak M., Low-voltage high-performance switched current memory cell, Proc. Ninth Annual IEEE International ASIC Conference and Exhibit, ASIC’97, Portland, Oregon, 12-16, 7-10 Sept. 1997
• [9] Szczęsny Sz., Naumowicz M., Handkiewicz A., SIStudio - environment for SI circuits design automation, Bulletin of The Polish Academy of Sciences, Technical Sciences, Vol. 60, No. 4, (2012)
• [10] The International Telegraph and Telephone Consultative Committee, International Telecommunication Uniom, Terminal Equipment and Protocols for Telematic Services, Recomendation T.81 09/92
• [11] Śniatała P., Kropidłowski M., Handkiewicz A., Szczęsny Sz., VHDL-AMS Based Testing Environment for 2D Switched Current Filters, KKE 2013
• [12] Pänkäälä M., Virtanen K., Paasio A., An Analog 2-D DCT Processor, IEEE Transactions on Circuits and Systems for Video Technology, Vol. 16, No. 10, October 2006
• [13] Chen K., Svensson C., Current-mode CMOS cosine transform chip, Electron. Lett., vol. 25, no. 17, (1989), 1142-1144
• [14] Kawahito S., Yoshida M., Sasaki M., Umehara K., Miyazaki D., Tadokoro Y., K.M. amd, Doushou S., Matsuzawa A., A CMOS image sensor with analog twodimensional DCT-based compression circuits for one-chip cameras, IEEE J. Solid-State Circuits, vol. 32, no. 12, 2030-2041, Dec. 1997