Tunable infinite impulse responce filters in FPGA

• Autorzy: Maslennikova N. , Sergiyenko A.
• Języki publikacji: EN

Abstrakty

EN

Features of the dynamically tuned IIR filters, which are configured in FPGA, are considered. The filters utilize the frequency masking properties of the all-pass digital filters, which have the delay factors z-k. The mapping of the filter algorithm is implemented using pipelining and retiming techniques, based on the spatial synchronous dataflow graph, which provides the small hardware volume, and high clock frequency. The smooth stopband frequency tuning is provided by the built-in coefficient calculator.

PL

Dany artykuł poświęcony jest właściwościom filtrów cyfrowych, zrealizowanych w programowalnych logicznych układach scalonych. Dzięki wykorzystaniu filtrów fazowych, efektów maskowania, potokowości oraz rozproszeniu zasobów otrzymano małe nakłady aparaturowe oraz wysoką częstotliwość taktowania filtrów. Strukturę filtra otrzymano metodą odwzorowania grafu przestrzennego synchronicznych potoków danych algorytmu filtracji. Płynna zmiana częstotliwości przekroju jest osiągana poprzez szybkie obliczenie współczynników filtra we wbudowanym kalkulatorze współczynników.

Słowa kluczowe

EN

IIR; FPGA; allpass filter; structure synthesis

PL

filtry IIR; FPGA; filtry fazowe; synteza struktury

• Wydawca: Wydawnictwo Uczelniane Politechniki Koszalińskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
• Rocznik: 2016
• Tom: Nr 9
• Strony: 29--36
• Opis fizyczny: Bibliogr. 9 poz., rys., tab., wykr.

Twórcy

autor

Maslennikova N.

• Computer Engineering Department, Politechnika Koszalińska

autor

Sergiyenko A.

• Computer Engineering Department, National Technical University of Ukraine „KPI”

Bibliografia

• 1. Oppenheim, A.V., Schafer, R.W., Discrete-Time Signal Processing, 3-d Ed., Prentice-Hall, New Jersey, 2009.
• 2. Lim Y.C., Lian Y., Frequency-response masking approach for digital filter design: Complexity reduction via masking filter factorisation, IEEE Trans. Circuits Syst. II: Analog and Digital Signal Processing, Vol. 41, N4, P. 518–525, 1994.
• 3. Lu W.-S., Hinamoto T., Optimal Design of Frequency-Response-Masking Filters Using Semidefinite Programming, IEEE Trans. Circuits Syst. I: Fundamental theory and applications, Vol. 41, N4, Aug, P. 557–568, 2003.
• 4. Crochiere, R.E., Rabiner, L.R., Multirate digital signal processing, Englewood Cliffs, NJ, Prentice-Hall, 1983.
• 5. Regalia P.A., Mitra S.K., Vaidyanathan P.P., The Digital All-Pass Filter: A Versatile Signal Processing Building Block, Proc. IEEE, Vol.76, №1, Р.19−37, 1988.
• 6. Sergiyenko A.M., Simonenko V.P. Otobrajenie perioditsheskich algorythmov v programmiruemye logitsheskie integralnye schemy, Electronic Modeling, Vol. 29, №2, P.49−61, 2007. (In Russian)
• 7. Maslennikowa N., Sergiyenko A., Scheduling of synchronous dataflow graphs for datapath synthesis, Zeszyty Naukowe Wydziału Elektroniki i Informatyki, Nr 8, Koszalin, Р. 53–60. 2015.
• 8. Sergiyenko A., Testbench for the filter testing. Available at http://kanyevsky.kpi.ua/useful_core/testbench_for_filter.html
• 9. Sergiyenko, A., Uzenkov, O., Low-Pass IIR Filter, 2010. Available at http://opencores.org/ project,lp_iir_filter