Strategia dekompozycji ukierunkowana na minimalizację warstw logicznych

• Autorzy: Kubica M , Kania D , Opara A

Warianty tytułu

EN

Decomposition strategy oriented to minimalization of the logic levels

• Języki publikacji: PL

Abstrakty

PL

Artykuł koncentruje się wokół dekompozycji wielokrotnej i sposobów jej realizacji z wykorzystaniem BDD. Jego celem jest przedstawienie strategii dekompozycji prowadzącej do minimalizacji liczby warstw logicznych. Zaproponowana strategia dekompozycji wykorzystuje dekompozycję wielokrotną pozwalającą na wyszukiwanie w jednym kroku dekompozycji kilku bloków związanych. W artykule przedstawiono wyniki eksperymentów uzyskanych przedstawioną metodą i porównano je z wynikami otrzymanymi wykonując dekompozycję innymi akademickimi narzędziami programowymi.

EN

The article relates to the problem of partition of the combinational circuit between LUT blocks which are included inside the FPGA structure. Decomposition is the mathematical model of such a partition. The authors focus on one of the complex decomposition – multiple decomposition. According to the authors of the article, the strategy based on multiple decomposition should lead to obtain logic structures which have relatively small number of logic levels. Therefore, the main goal of the article is to present a decomposition strategy leading to gain the structures with good dynamic properties. The paper also focuses on the techniques of acquiring multiple decomposition using BDD. Function representation, in the form of BDD, leads to the minimalization of the synthesis time. The article presents the results of the experiments for described decomposition strategy.

Słowa kluczowe

PL

dekompozycja; BDD; synteza logiczna; PLD

EN

decomposition; BDD; logic synthesis; PLD

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2013
• Tom: Vol. 54, nr 12
• Strony: 96--99
• Opis fizyczny: Bibliogr. 10 poz., rys.

Twórcy

autor

Kubica M

• Akademia Techniczno-Humanistyczna, Katedra Elektrotechniki i Automatyki, Wydział Budowy Maszyn i Informatyki, Bielsko-Biała

autor

Kania D

• Politechnika Śląska, Instytut Elektroniki, Wydział Automatyki Elektroniki i Informatyki, Gliwice

autor

Opara A

• Politechnika Śląska, Instytut Informatyki, Wydział Automatyki Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Chang S., Marek-Sadowska M., Hwang T.: Technology Mapping for TLU FPGA’s Based on Decomposition of Binary Decision Diagrams, IEEE Transactions on Computer-Aided Design, Vol.15, No.10, 1996, pp. 1226–1235.
• [2] Collaborative Benchmarking and Experimental Algorithmics Laboratory, A benchmark set, http://www.cbl.ncsu.edu:16080/benchmarks/LGSynth93/testcases/.
• [3] Ebend R., Fey G., Drechsler R.: Advanced BDD Optimization. Springer, Dordrecht, 2005.
• [4] Kania D.: Elementy dekompozycji przeznaczone dla struktur FPGA typu tablicowego, Archiwum Informatyki Teoretycznej i Stosowanej, Tom 16, z. 1, 2004, ss. 45-62.
• [5] Kania D.: Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego, PWN 2012.
• [6] Lai M.-T., Pan K.-R. R., Pedram M.: OBDD-Based Function Decomposition: Algorithms and Implementation, IEEE Transactions on Computer-Aided Ddesign of Integrated Circuits and Systems, 1996, Vol. 15, No. 8, pp. 977–990.
• [7] Minato S.: Binary Decision Diagrams and Applications for VLSI CAD. Kluwer Academic Publishers, 1996.
• [8] Opara A.: Dekompozycyjne metody syntezy układów kombinacyjnych wykorzystujących binarne diagramy decyzyjne – rozprawa doktorska, Instytut Informatyki, Politechnika Śląska, Gliwice 2008.
• [9] Opara A., Kania D.: Wykorzystanie pseudo-MTBDD w dekompozycji zespołu funkcji, Pomiary, Automatyka, Kontrola vol. 54, nr 8, 2008, ss. 496–498.
• [10] Yang C., Ciesielski M.: BDS: A BBD-Based Logic Optimization System, IEEE Transactions on CAD of Integrated circuits and systems, Vol. 21, No. 7, 2002, pp. 866–876.