PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Projekt ultraszybkich układów LVDS w technologii nanometrycznej dla potrzeb obrazowania w medycynie

Autorzy
Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
EN
Design of the ultrafast LVDS I/O interface in nanometer process for medical imaging systems
Języki publikacji
PL
Abstrakty
PL
W pracy przedstawiono projekt oraz wyniki symulacji ultraszybkich układów LVDS w technologii nanometrycznej dla potrzeb obrazowania w medycynie. Projekt dotyczy układów nadajnika oraz odbiornika i został wykonany w nowoczesnej technologii CMOS 40nm. Głównymi wymaganiami prezentowanej pracy był mały pobór mocy zarówno statycznej jak i dynamicznej oraz mała zajętość powierzchni układów. Blok nadajnika oparty jest o architekturę przełączanego mostka prądowego zaś głównym elementem odbiornika jest konwerter poziomów logicznych i komparator z histerezą. Układ odbiorczy pobiera 7.08 mW mocy statycznej i 12.09 mW mocy dynamicznej zaś układ nadawczy 17.93 mW mocy statycznej i 26.38 mW mocy dynamicznej. Wyniki symulacji pokazują poprawną pracę układów przy prędkości transmisji 1 Gb/s i obciążeniu nadajnika pojemnością 5 pF. Układ odbiorczy zajmuje powierzchnię 0.009 mm2 zaś nadawczy 0.1 mm2.
EN
The paper presents the design and simulation results of ultrafast I/O interface in nanometer process. Both, the receiver and the transmitter are designed in CMOS 40nm process and are dedicated to work with a multichannel pixel integrated circuit that is destined for medical imaging systems. The main requirements of a project are a low power consumption and small area occupation of the LVDS circuits. The transmitter is based on the current switching bridge while the receiver is built of the logic converter and inverting comparator with hysteresis. The receiver block dissipates 7.08 mW of static power and 12.09 mW of dynamic power while the transmitter dissipates 17.93 mW of static power and 26.38 mW of dynamic power at 1 GHz signal and 5pF load. The receiver and transmitter occupy respectively 0.009 mm2 and 0.1 mm2 of chip area.
Rocznik
Strony
106--109
Opis fizyczny
Bibliogr. 6 poz. rys., schem., tab., wykr.
Twórcy
autor
  • Górniczo-Hutnicza, WEAIIIB, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, Kraków
autor
  • Górniczo-Hutnicza, WEAIIIB, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, Kraków
Bibliografia
  • [1] Deptuch, G.W.; Trimpl, M.; Yarema, R.; Siddons, D.P.; Carini, G.; Grybos, P.; Szczygiel, R.; Kachel, M.; Kmon, P.; Maj, P., "VIPIC IC — Design and test aspects of the 3D pixel chip," Nuclear Science Symposium Conference Record (NSS/MIC), 2010 IEEE , vol., no., pp.1540,1543, Oct. 30 2010-Nov. 6 2010
  • [2] Szczygiel, R.; Grybos, P.; Maj, P.; Zoladz, M., "PXD18k - fast single photon counting chip with energy window for hybrid pixel detector," Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), 2011 IEEE , vol., no., pp.932,937, 23- 29 Oct. 2011
  • [3] V. Radicci, A. Bergamaschi, R. Dinapoli, D. Greiffenberg, B. Henrich, I. Johnson, A. Mozzanica, B. Schmitt, X. Shi, " EIGER a new single photon counting detector for X-ray applications: performance of the chip”, Journal of Instrumentation, Vol. 7 February 2012
  • [4] R. Ballabriga, J. Alozy, G. Blaj, M. Campbell, M. Fiederle, E. Frojdh, E.H.M. Heijne, X. Llopart, M. Pichotka, S. Procz, L. Tlustosd, W. Wong, " The Medipix3RX: a high resolution, zero dead-time pixel detector readout chip allowing spectroscopic imaging," Journal of Instrumentation Volume 8 February 2013
  • [5] IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI)," IEEE Std 1596.3-1996 , vol., no., pp.i,, 1996
  • [6] P. E. Allen, D. R. Holberg, “CMOS Analog Circuit Design”, New York, Oxford Press, Second Edition, 2002
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-3db6d9cf-534a-4c01-bf35-7dc7f11124ad
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.