Prototyp układu scalonego z dwustopniowym przetwarzaniem impulsu dla potrzeb niskomocowego pomiaru czasu wystąpienia zdarzenia i amplitudy ładunku wejściowego

• Autorzy: Kasiński K. , Kłeczek R.

Identyfikatory

DOI

10.5604/20830157.1093213

Warianty tytułu

EN

Low power prototype of the integrated circuit with dual-stage pulse processing for time and amplitude measurement

• Języki publikacji: PL

Abstrakty

PL

Artykuł prezentuje prototyp układu scalonego ASIC przeznaczonego do współpracy z krzemowymi detektorami o dużej pojemności. Mierzonymi wartościami są czas wystąpienia zdarzenia jak i ilość zdeponowanego ładunku. Celem zaprojektowanego układu jest obserwacja wpływu pojemności detektora (do kilkudziesięciu pF) na pracę i parametry dwustopniowego układu elektroniki front-end opartego koncepcyjnie o metodę przetwarzania typu Time-over-Threshold.

EN

This paper presents the prototype of the application specific integrated circuit designed for a silicon detector with large capacitance. The measured quantities are: the interaction time and the deposited charge. The aim of this project is to observe the influence of increasing sensor capacitance (up to tens of pF) on operation and performance of the dual-stage analog front-end electronics based on the concept of the Time-over-Threshold processing method.

Słowa kluczowe

PL

specjalizowane układy scalone; detektory półprzewodnikowe; wzmacniacz ładunkowy

EN

application specific integrated circuits; semiconductor detectors; charge-sensitive amplifiers

• Wydawca: Wydawnictwo Politechniki Lubelskiej
• Czasopismo: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
• Rocznik: 2014
• Tom: nr 1
• Strony: 72--75
• Opis fizyczny: Bibliogr. 5 poz., rys.

Twórcy

autor

Kasiński K.

• Akademia Górniczo-Hutnicza w Krakowie, Wydział Elektrotechniki Automatyki Informatyki i Inżynierii Biomedycznej, Katedra Metrologii i Elektroniki

autor

Kłeczek R.

• Akademia Górniczo-Hutnicza w Krakowie, Wydział Elektrotechniki Automatyki Informatyki i Inżynierii Biomedycznej, Katedra Metrologii i Elektroniki

Bibliografia

• [1] Gryboś P.: Front-end Electronics for Multichannel Semiconductor Detector Systems, Warsaw University of Technology, 2010.
• [2] Kasiński K., Szczygieł R., Gryboś P.: TOT01, a time-over-threshold based readout chip in 180 nm CMOS technology for silicon strip detectors. JINST Journal of Instrumentation 2011 vol. 6 s. 1-6.
• [3] Kasiński K., Szczygieł R., Gryboś P.: TOT02, a time-over-threshold based readout chip in 180 nm CMOS process for long silicon strip detectors. Proceedings of IEEE Nuclear Science Symposium and Medical Imaging Conference, 2011, Valencia, Spain.
• [4] Kasiński K., Kłeczek R., Gryboś P., Szczygieł R.: Time-over-Threshold processing implementation for silicon detectors with large capacitances. Proceedings of IEEE Nuclear Science Symposium and Medical Imaging Conference, 2012, Anaheim, California, USA, s. 884-885.
• [5] Kipnis I. et al: A Time-over-Threshold Machine: the Readout Integrated Circuit for the BaBar Silicon Vertex Tracker, IEEE Transactions on Nuclear Science, 44 (1997), No 34, s. 289-297.