Ocena efektywności dopasowania technologicznego dla struktur FPGA

• Autorzy: Kubica M. , Kania D. , Opara A.

Warianty tytułu

EN

Efficiency of technological mapping for FPGA structures

• Języki publikacji: PL

Abstrakty

PL

Tematem artykułu jest dopasowanie technologiczne do bloków LUT, zawartych wewnątrz struktury FPGA na etapie dekompozycji. Problem ten został sprowadzony do doboru konfiguracji liczby wejść bloku LUT. Dobór liczby wejść jest skojarzony z doborem odpowiedniej liczności zbiorów związanych podczas dekompozycji. Dla reprezentacji funkcji w postaci diagramów BDD liczność odpowiednich zbiorów zależy od doboru linii cięcia. W artykule zaproponowano nową technikę wyznaczania efektywności dopasowania technologicznego (wybór linii cięcia), poprzez wprowadzenie parametru δ zależnego od liczności zbioru związanego, liczby funkcji wiążących oraz liczby niezbędnych bloków LUT. Dobór odpowiedniej dekompozycji jest uzależniony od wartości uzyskiwanego parametru δ. Artykuł zawiera wyniki eksperymentów ukazujące przydatność opisywanych metod.

EN

The topic of the article is concerned with technological mapping for LUT blocks included inside the FPGA structure during decomposition. This problem focuses on the configuration choice of the number of inputs of a LUT block. The choice of the number of inputs is connected with the choice of appropriate number of bound sets while carrying out decomposition. For function representation in the form of BDD diagrams, the number of appropriate sets depends on the choice of cutting lines. The authors have suggested an innovative technique of determining efficiency of technological mapping (the choice of a cutting line). It can be carried out by introducing δ parameter which depends on the number of a bound set, the amount of bound functions, and the number of essential LUT blocks. The choice of an appropriate decomposition makes it conditional on the value of an obtained δ parameter. The article includes the results of the experiments showing the effectiveness of presented methods. The results were compared with other algorithms known from literature as far as the number of necessary logic blocks for carrying out of the structure and the numbers of levels obtained are concerned.

Słowa kluczowe

PL

dekompozycja; BDD; synteza logiczna; dopasowanie technologiczne

EN

decomposition; BDD; logic synthesis; technological mapping

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2014
• Tom: Vol. 55, nr 2
• Strony: 59--62
• Opis fizyczny: Bibliogr. 13 poz., rys., tab.

Twórcy

autor

Kubica M.

• Akademia Techniczno-Humanistyczna, Katedra Elektrotechniki i Automatyki, Wydział Budowy Maszyn i Informatyki, Bielsko-Biała

autor

Kania D.

• Politechnika Śląska, Instytut Informatyki, Wydział Automatyki Elektroniki i Informatyki, Gliwice

autor

Opara A.

• Politechnika Śląska, Instytut Informatyki, Wydział Automatyki Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Altera, Logic Array Blocks and Adaptive Logic Modules in Stratix V Devices, 2012.
• [2] Chang S., Marek-Sadowska M., Hwang T.: Technology Mapping for TLU FPGA’s Based on Decomposition of Binary Decision Diagrams, IEEE Transactions on Computer-Aided Design, Vol.15, No.10, 1996, pp. 1226-1235.
• [3] Collaborative Benchmarking and Experimental Algorithmics Laboratory, A benchmark set, http://www.cbl.ncsu.edu:16080/benchmarks/LGSynth93/testcases/.
• [4] Curtis H.A.: The Design of switching Circuits, D. van Nostrand Company Inc., New York 1962.
• [5] Dzikowski A.: Dekompozycja zespołu funkcji logicznych z wykorzystaniem Binarnych Diagramów Decyzyjnych - rozprawa doktorska, Politechnika Śląska, 2006.
• [6] Huang S.J., Jou J.Y., Shen W.Z.:ALTO : An Iterative Area/Performance Tradeoff Algorithm for LUT-Based FPGA Technology Mapping, IEEE Transactions on Very Large Integration (VLSI) Systems, vol. 8, no. 4, 2000, pp. 392-400.
• [7] Ebend R., Fey G., Drechsler R.: Advanced BDD Optimization. Springer, Dordrecht, 2005.
• [8] Kania D.: Elementy dekompozycji przeznaczone dla struktur FPGA typu tablicowego, Archiwum Informatyki Teoretycznej i Stosowanej, Tom 16, z. 1, 2004, ss. 45-62.
• [9] Kania D.: Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego, PWN 2012.
• [10] Kubica M., Kania D.: Dekompozycja wielokrotna z wykorzystaniem SMTBDD. Elektronika nr 12 2013, ss. 96-99.
• [11] Lai M.-T., Pan K.-R. R., Pedram M.: OBDD-Based Function Decomposition: Algorithms and Implementation, IEEE Transactions on Computer-Aided Ddesign of Integrated Circuits and Systems, 1996, Vol. 15, No. 8, pp. 977-990.
• [12] Minato S.: Binary Decision Diagrams and Applications for VLSI CAD. Kluwer Academic Publishers, 1996.
• [13] Xilinx, 7 Series FPGAs Overview, 2012.