Obwody logiki odwracalnej odporne na błędy

• Autorzy: Dobrzański M. , Pniewski R.

Warianty tytułu

EN

Fault tolerant reversible logic circuits

• Języki publikacji: PL

Abstrakty

PL

Szybkość systemów cyfrowych (w tym nowoczesnych komputerów) ograniczają zjawiska związane ze stratami energii i wydzielaniem ciepła. Rozwiązaniem alternatywnym jest wykorzystanie logiki rewersyjnej w syntezie systemów cyfrowych. W artykule przedstawiono podstawowe bramki rewersyjne oraz przykład ich wykorzystania w syntezie systemów cyfrowych. Zaletą logiki odwracalnej jest możliwość syntezy układów samotestujących i odpornych na błędy. Wykorzystanie tych układów umożliwi konstrukcję bezpiecznych systemów sterowania.

EN

The speed digital systems (including modern computers) limit phenomena associated with energy losses and heat generation. An alternative is to use in the synthesis of reversible logic digital systems. The article presents the main gate reverse and an example of their use in the synthesis of digital systems. The advantage is the possibility of reversible logic synthesis selftesting and fault tolerant systems. The use of these systems will enable the construction of safe control systems.

Słowa kluczowe

PL

logika odwracalna; bezpieczne systemy sterowania; logika rewersyjna; bramka rewersyjna

EN

safe control systems; reverse logic; reverse gate

• Wydawca: Instytut Naukowo-Wydawniczy "TTS" Sp. z o.o
• Czasopismo: TTS Technika Transportu Szynowego
• Rocznik: 2016
• Tom: R. 23, nr 12
• Strony: 73--76
• Opis fizyczny: Bibliogr. 7 poz., rys., tab., pełen tekst na CD

Twórcy

autor

Dobrzański M.

• Uniwersytet TechnologicznoHumanistyczny w Radomiu – Wydział Transportu i Elektrotechniki

autor

Pniewski R.

• Uniwersytet Technologiczno-Humanistyczny w Radomiu – Wydział Transportu i Elektrotechniki

Bibliografia

• 1. Al Mahamud A., Begum Z., Hafiz M. Z., , Rahman M. M., Saiful Islam Md.: “Synthesis of Fault Tolerant Reversible Logic Circuits”. Proceedings of IEEE International Conference on Testing and Diagnosis, Chengdu, China, 2009, s. 1-4
• 2. Bruce J. W., Kokate P. S., Li X., Shivakumaraiah L., Thornton A.: “Efficient adder circuits based on conservative reversible logic gates”, In Proceedings of IEEE Computer Society Annual Symposium on VLSI, Pittsburg, PA, 2002, s. 83-88
• 3. Haghparast M., Navi K.: “A novel fault tolerant reversible gate for nanotechnology based systems”, American Journal of Applied Sciences, Vol. 5, No. 5, 2008, s. 519-523
• 4. Haghparast M., Navi K.: “Design of novel fault tolerant reversible full adder for nanotechnology based systems”, World Applied Sciences Journal, Vol. 3, No. 1, 2008, s. 114-118
• 5. Landauer R.: “Irreversibility and heat generation in the computational process”. IBM Journal of Research and Development, Vol. 5, Issue 3, 1961, s. 183-191
• 6. Parhami B.: “Fault-Tolerant Reversible Circuits”. Proceedings of 40th Asilomar Conference on Signals, Systems and Computers, Pacific Grove, CA, 2006, s. 1722-1726
• 7. Pniewski R., Pniewska J.: ”Symulacja układów z logiką rewersyjną w programie QUCS”. TTS 10/2013