FLL as Digital Period Synthesizer based on Binary Rate Multiplier Control

• Autorzy: Perišić D. , Žorić A. , Obradović S. , Perlić D.

Warianty tytułu

PL

FLL w syntezatorze okresu cyfrowego – sterowanie z wykorzystaniem binarnego mnożnika częstotliwości

• Języki publikacji: EN

Abstrakty

EN

This article describes all digital Frequency Locked Loop (FLL) as period synthesizer, which uses Binary Rate Multiplier (BRM) in feedback for the output period control. Although BRM produces irregularities in its output, the synthesizer compensates them and generates the uniform pulse rate at the output. The functioning and realization of all parts of synthesizer are described. Particular significance was given to the description of the illustration of FLL functioning using realized model and to the application of FLL. The synthesizer for wide period range is presented.

PL

W artykule opisano cyfrowe FLL (ang. Frequency Locked Loop) wykorzystywane w syntezatorach okresu, wykorzystujące w sprzężeniu zwrotnym binarny mnożnik częstotliwości (ang. Binary Rate Multiplier).Syntezator kompensuje wszelkie nieprawidłowości wytwarzane przez BRM na wyjściu i generuje jednolitą częstotliwość impulsowania na wyjściu. Stworzono model opisujący funkcjonowanie FLL. Opisano realizację poszczególnych jego części .

Słowa kluczowe

EN

Frequency Locked Loop; Binary Rate Multiplier; frequency synthesizer

PL

FLL; BRM; syntezator częstotliwości

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2013
• Tom: R. 89, nr 1a
• Strony: 145--148
• Opis fizyczny: Bibliogr. 9 poz., rys.

Twórcy

autor

Perišić D.

• University-Bosnia and Herzegovina

autor

Žorić A.

• University-Bosnia and Herzegovina

autor

Obradović S.

• University-Bosnia and Herzegovina

autor

Perlić D.

• University-Bosnia and Herzegovina

Bibliografia

• [1] Dj. M. Perisic, Digital Frequency Subtractor and/or Adder based on a version of a Hybrid Frequency-Locked Loop, Electronics Letters, vol. 17, 1981, P. 28-29.
• [2] A. M. Raičević, B. M. Popović, PLL as the Frequency Synthesizer with Continuous Phase Divider, Electronics and Electrical Engineering, Kaunas: Technologija, 2009, No. 5(93), P. 47–50.
• [3] Brown J., Digital Frequency-Lock Generator, IEEE. Transaction on Aerospace and Electronic Systems, May 1973, AES-9(3), P. 463-464.
• [4] Đ. Perišić, A. Žorić, S. Obradović, P. Spalevic, Application of Frequency Locked Loop in Consumption Peak Load Control, Electrical Review, ISSN 0033-2097, R.88 NR 1b/2012, Page 264-267,
• [5] H. G. Ryu, H. S. Lee, Analysis and minimization of phase noise of the digital hybrid PLL frequency synthesizer, IEEE Transaction on Consumer Electronics, Vol. 48, No. 2, 2002, P. 304-312.
• [6] W. Sun, H. Wen, L.Gao, A Sigma-Delta Fractional-N Frequency Synthesizer Based on ADPLL, International Conference on Intelligent ComputationTechnology and Automation, May 2010, P. 340-342.
• [7] William F. Egan, Frequency Synthesis by Phase Lock, John Wiley and Sons, Inc., 2002, P. 593.
• [8] Roland E. Best, Phase Locked Loops, Mc Graw Hill, ISBN 0- 07-141201-8, 2003, P. 421..
• [9] A. Agarwal, J. Lang, Foundation of Analog and Digital Electronic Circuit, Denise E. M. Penrose, San Francisko, USA, 2005, P. 984.