Wpływ opóźnienia wnoszonego przez szeregowy odczyt kanałów przetwornika A/C sterowników PLC na dokładność obliczeń mocy czynnej i biernej

• Autorzy: Ludwinek K. , Makarski P. , Cienciała K.

Warianty tytułu

EN

Effect of delay time imparted by the serial channels of A/D converter of PLC controllers for precision computation of active and reactive power

• Konferencja: XLII Konferencja Naukowo–Techniczna GDAŃSKIE DNI ELEKTRYKI’ 2017 (XLII; 26.10-28.10.2017; Gdańsk, Polska)
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono wpływ opóźnienia spowodowanego pracą multiplexera wejściowego przetwornika A/C na dokładność pomiaru mocy czynnej i biernej. Analizę błędów pomiaru mocy czynnej i biernej (wynikającej z przesunięcia fazowego składowych podstawowych napięcia i prądu) przeprowadzono dla prądu i napięcia jednej fazy podczas zasilania silnika indukcyjnego klatkowego w stanie biegu jałowego. Badania eksperymentalne przeprowadzono dla sumarycznego czasu opóźnienia zmieniającego się od 0,35 s do 2 ms.

EN

The influence of the delay time resulting from the serial multiplexed measurement of the A/D converter on the accuracy of the active and reactive power calculations is presented in this paper. Calculations of the active and reactive power (resulting from the phase shift of the fundamental voltages and currents) are conducted for one phase current and voltage during the supply of the cage induction motor in a no load state. Experimental investigations are conducted for the total delay time varying from 0.35 s to 2 ms of the phase current with relation to a phase voltage.

Słowa kluczowe

PL

przetwornik A/C; czas przetwarzania; czas opóźnienia; sterownik PLC; moc czynna i bierna

EN

A/D converter; delay time; PLC controller; active and reactive power

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2017
• Tom: Nr 56
• Strony: 51--56
• Opis fizyczny: Bibliogr. 9 poz., rys., wykr., tab.

Twórcy

autor

Ludwinek K.

• Politechnika Świętokrzyska, Wydział Elektrotechniki, Automatyki i Informatyki tel.: [phone]

autor

Makarski P.

• Uniwersytet Przyrodniczy w Lublinie, Wydział Inżynierii Produkcji tel.: [phone]

autor

Cienciała K.

• „Automatica” Karol Cienciała w Kielcach tel.: [phone]

Bibliografia

• 1. Ludwinek K., Chrzan K.: Konfiguracja modułów A/C i C/A sterowników PLC do pomiarów i sterowania. Napędy i sterowanie, Nr 9, 2009. s. 46-52.
• 2. Ludwinek K., Chrzan K.: Programowanie modułów A/C i C/A sterowników PLC do pomiarów i sterowania. Napędy i sterowanie, Nr 10, 2009. s. 70-75.
• 3. Kester W.: Which ADC Architecture Is Right for Your Application? Analog Dialogue Vol. 39. June 2005.
• 4. IEEE Standard for terminology and test methods for analog-to-digital converters. EEE Instrumentation & Measurement Society. IEEE Std 1241™-2010. 14 January 2011
• 5. Li G., Tousi Y. M., Hassibi A., Afshari E.: Delay-linebased analog-to-digital converters. ieee transactions on circuits and systems—II: Express Briefs, Vol. 56, No. 6, June 2009. PP. 464 - 468.
• 6. Farkhani H., Meymandi-Nejad M., Sachdev M.: A fully digital adc using a new delay element with enhanced linearity,” in IEEE Int. Symp. Circuits Syst., 2008, pp. 2406–2409.
• 7. Voltage Transducer LV 100, August 2011/ver. 7 - karta katalogowa LEM (www.lem.com).
• 8. Current Transducer LA 25-NP/SP11, November 2011/ver. 3 - karta katalogowa LEM (www.lem.com).
• 9. PN -EN 61000-3-2:2014-10 Kompatybilność elektromagnetyczna (EMC) Część 3-2: Dopuszczalne poziomy emisji harmonicznych prądu (fazowy prąd zasilający odbiornika < 16 A).

Uwagi

PL

Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę (zadania 2017).