Modelowanie logiki rewersyjnej w języku VHDL

• Autorzy: Pniewski R.

Warianty tytułu

EN

Reversible logic modeling in VHDL

• Języki publikacji: PL

Abstrakty

PL

Szybkość systemów cyfrowych (w tym nowoczesnych komputerów) ograniczają zjawiska związane ze stratami energii i wydzielaniem ciepła. Rozwiązaniem alternatywnym jest wykorzystanie logiki rewersyjnej w syntezie systemów cyfrowych. W artykule przedstawiono podstawowe bramki rewersyjne i metody ich modelowania w języku VHDL.

EN

The speed digital systems (including modern computers) limit the phenomena associated with energy losses and heat generation. An alternative is to use a reversible logic synthesis digital systems. The article presents the reversible gates and methods of modeling in VHDL

Słowa kluczowe

PL

logika rewersyjna; układy cyfrowe; symulacja; język opisu sprzętu VHDL

EN

reversible logic; digital circuits; simulation; VHDL

• Wydawca: Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny
• Czasopismo: Logistyka
• Rocznik: 2015
• Tom: nr 3
• Strony: 3982--3987, CD 1
• Opis fizyczny: Bibliogr. 3 poz., rys.

Twórcy

autor

Pniewski R.

• Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu, Wydział Transportu i Elektrotechniki; 26-600 Radom; ul. Malczewskiego 29. Tel: + 48 48 361-77-28, Fax: + 48 48 361-77-42

Bibliografia

• 1. Anas N. Al-Rabadi, Reversible logic synthesis. Springer 2004.
• 2. Gennady P. Berman., Introduction to Quantum Computers. World Scientific 1999.
• 3. Pniewski R. Metoda oceny bezpieczeństwa cyfrowych systemów automatyki kolejowej. Monografie Wyd. UTH Radom, ISSN 1642-5278.