Redukcja układu logicznego mikroprogramowanego automatu Moore'a przy kodowaniu zbiorów wyjściowych zmiennych

• Autorzy: Titarenko L. , Hebda O. , Barkalov A.

Warianty tytułu

EN

Reduction of a microprogrammable Moore automaton logic circuit with encoding the sets of output variables

• Języki publikacji: PL

Abstrakty

PL

W artykule została przedstawiona metoda syntezy mikroprogramowanego automatu Moore'a implementowanego w układach nano-PLA. Metoda ta jest ukierunkowana na redukcję zasobów sprzętowych, potrzebnych do implementacji automatu Moore'a. Jest ona oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klasy zbioru wyjściowych zmiennych i kodu wierzchołka. Takie podejście pozwala wyeliminować zależność między stanami i wyjściowymi zmiennymi, a także zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do odpowiedniej liczby linii w równoważnym automacie Mealy’ego.

EN

The model of a microprogrammable Moore automaton is often used during the digital control systems realization [1 – 3]. The development of microelectronics has led to appearance of different programmable logic devices [7, 8] which are used for implementing micro-programmable automaton (MPA) logic circuits. One of the important problems of Moore MPA synthesis is the decrease of chip space occupied by the MPA logic circuit. The methods of solution of this problem depend strongly on logic elements used for implementing the MPA logic circuit [2 – 4]. In this paper we discuss the case when nanoelectronic programmable logic arrays (PLA) are used for implementing the Moore MPA logic circuit. The proposed method is based on representation of the next state code as a concatenation of code for the class of collection of output variables and code of the vertex (Fig. 2). In this method the classes of the pseudoequivalent states are used [1, 9]. Such an approach allows reducing the number of rows of the Moore MPA structure table up to the value of the equivalent Mealy MPA. As a result the area of the matrices generating input memory functions is optimized.

Słowa kluczowe

PL

mikroprogramowany automat Moore'a; nano-PLA; stany pseudoekwiwalentne; układ logiczny

EN

microprogrammable Moore automaton; nano-PLA; pseudoequivalent states; logic circuit

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2013
• Tom: R. 59, nr 8
• Strony: 772--775
• Opis fizyczny: Bibliogr. 11 poz., rys., wzory

Twórcy

autor

Titarenko L.

• Uniwersytet Zielonogórski, Wydział Elektrotechniki, Informatyki i Telekomunikacji, ul. Licealna 9, 65-417 Zielona Góra

autor

Hebda O.

• Uniwersytet Zielonogórski, Wydział Elektrotechniki, Informatyki i Telekomunikacji, ul. Licealna 9, 65-417 Zielona Góra

autor

Barkalov A.

• Uniwersytet Zielonogórski, Wydział Elektrotechniki, Informatyki i Telekomunikacji, ul. Licealna 9, 65-417 Zielona Góra

Bibliografia

• [1] Baranov S.: Logic synthesis for control automata. Norwell, MA, USA: Kluwer Academic Publishers, 1994.
• [2] Barkalov A., Titarenko L.: Logic synthesis for FSM-based control units. Lecture notes in electrical engineering. Berlin: Springer Verlag Heidelberg, 2009, vol. 53.
• [3] Baranov S.: Logic and system design of digital systems. Tallinn: TUT Press, 2008.
• [4] Kania D., Czerwiński R.: Area and speed oriented synthesis of FSM for PAL-based CPLDs. Microprocessors and Microsystems 2012; 36(1), 45-61.
• [5] DeMicheli G., Brayton R., Sangiovanni-Vincentelli A.: Optimal state assignment for finite state machines. IEEE Trans. on CAD 1985; 4, 269 -284.
• [6] Levin I.: Decomposition design of automata based on PLA with memory. Automatic Control and Computer Sciences 1986; 20(2), 61-68.
• [7] Baranov S., Levin I., Koren O., Karpovsky M.: Designing fault tolerant FSM by nano-PLA. in Proc. of the 15th IEEE International On- Line Testing Symposium; 2009, Sembra-Lisbon, Portugal, 229-234.
• [8] Singh S., Singh R., Bhatia M.: Performance evaluation of hybrid reconfigurable computing architecture over symmetrical FPGAs. International Journal of Embedded Systems and Applications 2012; 2(3), 107-116.
• [9] Barkalov A., Titarenko L., Hebda O.: Synthesis of Moore FSM with encoding of collections of microoperations implemented with ASIC. Pomiary, Automatyka, Kontrola 2012; 58, nr 6, 514-518.
• [10] Novikov G.: About one approach for finite state machines research, Contr. Syst. Mach. 1974; 2, 70–75, (in Russian).
• [11] Barkalov A.: Synthesis of Control Units with Programmable Logic Devices. DNTU, Donetsk, 2002, in Russian.