Optymalizacja banków filtrów z przełączanymi prądami dla technologii CMOS w nano-skali

• Autorzy: Naumowicz M. , Handkiewicz A. , Szczęsny Sz.

Identyfikatory

DOI

10.15199/48.2016.09.21

Warianty tytułu

EN

Switched-current filter banks optimization for nano-scale CMOS technology

• Języki publikacji: PL

Abstrakty

PL

W artykule omówiono problem projektowania i optymalizowania układów analogowych pracujących w trybie przełączanych prądów. Technologia CMOS z tranzystorami o rozmiarach kanałów mniejszych niż kilka dziesiątek nm. jest wzięta pod uwagę. Zaprezentowano metodę optymalizacji charakterystyki częstotliwościowej z uwzględnieniem eliminacji zjawiska offsetu w odpowiedzi czasowej analogowych układów scalonych. Procedura projektowania bazuje na algorytmie Hooke'a-Jeeves'a zmodyfikowanym pod kątem optymalizacji dyskretnej. Wyniki przedstawiono dla pary filtrów piątego rzędu pracującej w trybie przełączanych prądów. Otrzymane rezultaty niemal całkowicie pokrywają się z charakterystykami idealnymi, świadcząc o skuteczności zaproponowanej metody optymalizacji.

EN

In the paper the problem of design and optimization of analog circuits, operating in switched current mode, is described. The CMOS technology with transistors of channel dimensions smaller than several tens of nm is taking into account. A method to optimize the frequency response with regard to the offset elimination in the time response of analog integrated circuits is presented. The procedure is based on the Hooke- Jeeves algorithm modified for discrete optimization. The results are shown for a fifth-order filter pair operating in the switched current mode. The results almost completely coincide with the ideal frequency response, demonstrating the effectiveness of the proposed optimization methods.

Słowa kluczowe

PL

przełączane prądy; para filtrów; algorytm Hooke'a-Jeeves'a; optymalizacja; nanoskala; układy CMOS; układy analogowe

EN

switched current; filter pairs; Hooke-Jeeves algorithm; optimization; nanoscale; CMOS circuits; analog circuits

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2016
• Tom: R. 92, nr 9
• Strony: 81--83
• Opis fizyczny: Bibliogr. 9 poz., wykr.

Twórcy

autor

Naumowicz M.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3a, 60-965 Poznań

autor

Handkiewicz A.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3a, 60-965 Poznań

autor

Szczęsny Sz.

• Politechnika Poznańska, Wydział Informatyki, ul. Piotrowo 3a, 60-965 Poznań

Bibliografia

• [1] Szczesny S., Naumowicz M., Handkiewicz A., SI-Studio - environment for SI circuits design automation, BULLETIN OF THE POLISH ACADEMY OF SCIENCES-TECHNICAL SCIENCES, vol. 60, (2016), 757-762
• [2] Jendernalik W., Blakiewicz G., Handkiewicz A., Melosik M., Analogue CMOS ASICS in image processing systems, Metrology and Measurement Systems, vol. 20, (2013), 613-622
• [3] Naumowicz M., Melosik M., Katarzynski P., Handkiewicz A., Automation of CMOS technology migration illustrated by RGB to YCrCb analogue converter, Opto-Electronics Review, vol. 21, (2013), 326-331
• [4] Handkiewicz A., Katarzyński P., Szczęsny S., Naumowicz M., Melosik M., Śniatała P., VHDL‐AMS in switched‐current analog filter pair design based on a gyrator‐capacitor prototype circuit, International Journal of Numerical Modelling: Electronic Networks, Devices and Fields, vol. 27, (2014), 268-281
• [5] Śniatała P., Naumowicz M., Handkiewicz A., Szczęsny S., de Melo J.L.A., Paulino N., Goes J., Current mode sigma-delta modulator designed with the help of transistor’s size optimization tool, BULLETIN OF THE POLISH ACADEMY OF SCIENCES-TECHNICAL SCIENCES, vol. 63, (2015), 919-922
• [6] Braun C.E., Chiwiacowsky L.D., Gómez A.T., Variations of Ant Colony Optimization for the Solution of the Structural Damage Identification Problem, Procedia Computer Science, vol. 51, (2015), 875-884
• [7] Wyers E.J., Morton M.A., Sollner T.C.L.G., Kelley C.T. and Franzon P.D., A Generally Applicable Calibration Algorithm for Digitally Reconfigurable Self-Healing RFICs, Transactions on Very Large Scale Integration (VLSI) Systems, vol. 24, (2016), 1151-1164
• [8] Altınöz O.T. and Yılmaz A.E., Parallelization of Hooke-Jeeves pattern recognition algorithm by using CUDA for GPGPU, Signal Processing and Communications Applications Conference (SIU), (2015), 1793-1796
• [9] Katarzynski P., Melosik M., Handkiewicz A., gC-Studio - the environment for automated filter design, BULLETIN OF THE POLISH ACADEMY OF SCIENCES-TECHNICAL SCIENCES, vol. 61, (2013), 541-544

Uwagi

Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę.