Czasowe uwarunkowania współpracy szeregowo-równoległego kontrolera CPLD z mikrokomputerem Raspberry PI i podsystemem PPI

• Autorzy: Arnold K. , Michalak S.

Warianty tytułu

EN

Time conditions of cooperation of a serialparallel CPLD controller, a Raspberry PI microcomputer and a PPI subsystem

• Języki publikacji: PL

Abstrakty

PL

Streszczenie W pracy omówiono właściwości komputerów Raspberry PI. Opisano system z Raspberry PI i rozszerzeniem portów równoległych, korzystający z łącza SPI. Przedyskutowano wymagania czasowe dla komunikacji kontrolera CPLD z komputerem Raspberry i podsystemem PPI. Wyznaczono czasy cykli zapisu i odczytu danych, realizowanych przez Raspberry PI podczas komunikacji z układem CPLD. Przedstawiono wyniki badań, pozwalające na oszacowanie szybkości transferu danych w systemie i wskazanie ograniczeń.

EN

In this paper the hardware and software relations in data transfer between Raspberry Pi and peripheral PPI devices, via a CPLD controller are discussed. The necessity of increasing parallel I/O lines in a microprocessor system based on the Raspberry PI, a popular educational microcomputer module, is shown. An example of the system with the Raspberry PI, the SPI/PPI controller and programmable peripheral interface devices 82C55A is presented (Fig. 1). The time requirements for communication between the Raspberry PI central unit (BCM2835), the SPI/PPI controller and PPI devices are discussed and the examples of timing for 82C55A PPI read and write cycles are shown (Figs. 2 and 3). The software (based on C language and libraries) procedure of time T measurement, for sending of two bytes via SPI (SPI of BCM2835 works in standard master mode) and confirming /STR signal is presented (Fig. 4). The value of this time is not constant. It depends on a few components, also on the delays produced by the operating system. The experimental calculations were carried out for the mode value of T determined on 10000 samples (Fig. 5). The value of fSCK (frequency clock for SPI) and for tSPI (SPI time for one byte) as a function of a different SPI divider were analyzed (Figs. 6 and 7). Finally, the coefficient 2·tSPI/T as a function of the SPI divider was determined and presented (Fig. 8). The obtained results showed the communication speed limitation and enabled us to choose the right SPI clock divider as well as to estimate the time of data transfer via the SPI interface implemented in the CPLD controller.

Słowa kluczowe

PL

warunki czasowe; Raspberry Pi; CPLD; układy PPI

EN

time conditions; Raspberry Pi; CPLD; PPI devices

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2014
• Tom: R. 60, nr 7
• Strony: 465--467
• Opis fizyczny: Bibliogr. 7 poz., rys., wykr.

Twórcy

autor

Arnold K.

• Politechnika Poznańska, Wydział Elektroniki i Telekomunikacji, ul. Polanka 3, 60-965 Poznań

autor

Michalak S.

• Politechnika Poznańska, Wydział Elektroniki i Telekomunikacji, ul. Polanka 3, 60-965 Poznań

Bibliografia

• [1] Upton E., Halfacree G.: Meet the Raspberry Pi. Wiley, 2012.
• [2] Johnson G.D., Krusienski D.J.: A Low-Cost Configurable Multichannel Cortical Stimulator Prototype. 6th Annual International IEEE EMBS Conference on Neural Engineering. San Diego, California, 6–8 November, 2013, p. 641-644.
• [3] Arnold K., Michalak S.: Programowalny kontroler mikroprocesorowych układów transmisji równoległej z interfejsem SPI. Pomiary Automatyka Kontrola, vol.59, nr 8/2013, s.803-805.
• [4] 82C55A Data Sheet FN2969.10. Intersil 2006.
• [5] BCM 2835 ARM Peripheral. Product Specification, Broadcom Europe Ltd. 2012.
• [6] XC9572XL High Performance CPLD. Product Specification. Xilinx 2007.
• [7] Maśnicki R., Hallmann D.: Konwersja danych pomiędzy interfejsami Link Port i SPI. Pomiary Automatyka Kontrola, vol. 57, nr 12/2011, s.1466-1468.