Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264

• Autorzy: Kłosowski M. , Pankiewicz B. , Wójcikowski M.

Warianty tytułu

EN

Digital accelerator of selected H.264 video compression modules

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem x.264 i jest przeznaczony do sprzętowego wspierania kompresji wideo.

EN

In the paper a configurable digital motion estimation accelerator for H.264 video compression standard has been described. The accelerator has been implemented in the FPGA and then in the ASIC using the 90 nm UMC technology. These two implementations were successfully verified. Detailed measurement results have been compared with results presented in some papers in the topic of video compression. The system has been optimized for easy integration with x.264 encoder software and is devoted to accelerate video compression.

Słowa kluczowe

PL

kompresja wideo; H.264; estymacja ruchu; ASIC

EN

video compression; H.264; motion estimation; ASIC

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2014
• Tom: R. 90, nr 9
• Strony: 54--57
• Opis fizyczny: Bibliogr. 4 poz., rys., tab.

Twórcy

autor

Kłosowski M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, Katedra Systemów Mikroelektronicznych, ul. Gabriela Narutowicza 11/12, 80-233 Gdańsk

autor

Pankiewicz B.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, Katedra Systemów Mikroelektronicznych, ul. Gabriela Narutowicza 11/12, 80-233 Gdańsk

autor

Wójcikowski M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, Katedra Systemów Mikroelektronicznych, ul. Gabriela Narutowicza 11/12, 80-233 Gdańsk

Bibliografia

• [1] Nunez-Yanez J.L., Hung E., Chouliaras V., A configurable and programmable motion estimation processor for the H.264 video codec, International Conference on Field Programmable Logic and Applications, (2008), 149-154
• [2] Chandrasetty V.A., Laddha S.R., A novel dual processing architecture for implementation of motion estimation unit of H.264 AVC on FPGA, IEEE Symposium on Industrial Electronics & Applications, (2009), Vol.1, 62-67
• [3] Kłosowski M., Wireless intelligent audio-video surveillance prototyping system, Przegląd Elektrotechniczny, 89 (2013), nr 10, 97-99
• [4] x.264 encoder, http://www.videolan.org/x264.html