FPGA computation of magnitude of complex numbers using modified CORDIC algorithm

• Autorzy: Czyżak M. , Smyk R.

Warianty tytułu

PL

Obliczanie modułu liczb zespolonych w FPGA przy zastosowaniu algorytmu CORDIC

• Języki publikacji: EN

Abstrakty

EN

In this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed in order to reduce the maximum error. The correction value is derived using the coordinate and magnitude values obtained after the fifth iteration. The correction allows to reduce the maximum error by about 79%. The exemplary FPGA implementation of the modified algorithm is also presented.

PL

W pracy zaprezentowano obliczanie modułu liczb zespolonych przy zastosowaniu zmodyfikowanego algorytmu CORDIC, który wykorzystuje tylko pięć iteracji. Podano związek między błędem aproksymacji a liczbą iteracji dla arytmetyki zmiennoprzecinkowej i całkowitej. Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega na wprowadzeniu korekcji po zakończeniu podstawowych obliczeń w celu zmniejszenia błędu maksymalnego. Korekcja jest wprowadzana na podstawie współrzędnych otrzymanych po piątym stopniu algorytmu. Pokazano także przykładową implementacje algorytmu w FPGA.

Słowa kluczowe

EN

magnitude of complex number; CORDIC; FPGA

PL

moduł liczby zespolonej; CORDIC; FPGA

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2015
• Tom: Nr 47
• Strony: 35--38
• Opis fizyczny: Bibliogr. 15 poz., rys., wykr., tab.

Twórcy

autor

Czyżak M.

• Politechnika Gdańska, Wydział Elektrotechniki i Automatyki

autor

Smyk R.

• Politechnika Gdańska, Wydział Elektrotechniki i Automatyki

Bibliografia

• 1. Kwon T., Sondeen J., Draper J.: Floating-point division and square root using a Taylor-series expansion algorithm, In 50th Midwest Symposium on Circuits and Systems, MWSCAS 2007, 2007, pp. 305 – 308.
• 2. Ercegovac M., D.: On Digit-by-Digit Methods for Computing Certain Functions, In Conference Record of the 41th Asilomar Conference on Signals, Systems and Computers, ACSSC 2007, 2007, pp. 338 – 342.
• 3. Montuschi P., Mezzalama M.: Survey of square rooting algorithms, Comput. Digit. Tech. IEE Proc. E, Jan. 1990, vol. 137, no. 1, pp. 31– 40.
• 4. Sutikno T.: An efficient implementation of the nonrestoring square root algorithm in gate level, Int. Journal Comput. Theory Eng., 2011, vol. 3, no. 1, pp. 46 – 51.
• 5. Sajid Ahmed M., Ziavras S. G.: Pipelined implementation of fixed point square root in FPGA using modified non-restoring algorithm, In 2010 2nd International Conference on Computer and Automation Engineering (ICCAE), 2010, vol. 3, pp. 226–230.
• 6. Kabuo H., Taniguchi T., Miyoshi A., Yamashita H., Urano M., Edamatsu H., Kuninobu S.: Accurate rounding scheme for the Newton-Raphson method using redundant binary representation, IEEE Trans. Comput., Jan. 1994, vol. 43, no. 1, pp. 43–51.
• 7. Filip A. E.: Linear approximations to sqrt(x2+y2) having equiripple error characteristics, IEEE Trans. Audio Electroacoustics, Dec. 1973, vol. 21, no. 6, pp. 554–556.
• 8. Czyżak M., Smyk R.: FPGA realization of an improved alpha max plus beta min algorithm, Poznan University of Technology Academic Journals Electrical Engineering, 2014, vol. 80, pp.151 – 160.
• 9. Volder J.E.: The CORDIC Trigonometric Technique, IRE Transactions on Electronic Computers, Sept. 1959, pp. 330-334.
• 10. Walther J. S.: A unified algorithm for elementary functions, In Proc. of Sprint Joint Computer Conference, May 1971, pp. 379–385.
• 11. Ye M., Liu T., Ye Y., Xu G., Xu T.: FPGA Implementation of CORDIC-Based Square Root Operation for Parameter Extraction of Digital Pre-Distortion for Power Amplifiers, In 2010 6th International Conference on Wireless Communications Networking and Mobile Computing (WiCOM), 2010, pp. 1– 4.
• 12. Meher P., K., Vallis J., Tso-Bing Juang, Sridharan K., Maharanta K.: 50 Years of CORDIC: Algorithms, Architectures, and Applications, IEEE Trans. Circuits Syst. Regul. Pap., vol. 56, no. 9, pp. 1893 – 1907, Sept. 2009.
• 13. Xilinx: LogiCORE IP CORDIC v4.0. Product specification, www.xilinx.com, March 2011.
• 14. Xilinx: Virtex-6, ww.xilinx.com/products/silicondevices/fpga/virtex-6.html, Feb. 2015.
• 15. Czyżak M., Smyk R.: Obliczanie modułu liczby zespolojnej w FPGA z użyciem algorytmu CORDIC, FPGA realization of an improved alpha max plus beta min algorithm. Poznan University of Technology Academic Journals Electrical Engineering, 2015, vol. 84, pp. 161 – 171.