Logarytmiczne przetworniki analogowo-cyfrowe z nagromadzeniem ładunku i impulsowym sprzężeniem zwrotnym

• Autorzy: Myczuda Z. , Myczuda Ł. , Szcześniak A. , Antoniw U.

Warianty tytułu

EN

Logarithmic analog-to-digital converter with accumulation of charge and pulse feedback

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono analizę logarytmicznych przetworników analogowo-cyfrowych (LADC) z nagromadzeniem ładunku i impulsowym sprzężeniem zwrotnym, w tym budowę oraz zasadę działania, dynamiczne właściwości.

EN

This article is a presentation of the analysis of logarithmic analog-to-digital converters (LADC) with charge accumulation with pulse feedback. In this article LADC construction, principle of operation, dynamic properties.

Słowa kluczowe

PL

przetwornik analogowo-cyfrowy; logarytm; nagromadzenie ładunku; model matematyczny; dokładność

EN

analog-to-digital converter; logarithm; charge accumulation; mathematical models; accuracy

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2013
• Tom: R. 89, nr 8
• Strony: 277--281
• Opis fizyczny: Bibliogr. 25 poz., schem.

Twórcy

autor

Myczuda Z.

• Politechnika Świętokrzyska, Wydział Mechatroniki i Budowy Maszyn, Katedra Automatyki i Robotyki, Aleja Tysiąclecia Państwa Polskiego 7, 25314 Kielce

autor

Myczuda Ł.

• Politechnika Lwowska, Instytut Elektroenergetyki i Systemów Sterowania, Katedra Automatyzacji Procesów Cielnych i Chemicznych, a/c 4415, 79-013 Lwów, Ukraina

autor

Szcześniak A.

• Politechnika Świętokrzyska, Wydział Mechatroniki i Budowy Maszyn, Katedra Automatyki i Robotyki, Aleja Tysiąclecia Państwa Polskiego 7, 25-314 Kielce

autor

Antoniw U.

• Politechnika Lwowska, Instytut Technologii Komputerowych, Automatyki i Metrologii, Katedra Komputeryzowanych Systemów Automatyki, a/c 4415, 79-013 Lwów, Ukraina

Bibliografia

• [1] Sandhya Purighalla, Brent Maundy, 84-dB Range Logarithmic Digital-to-Analog Converter in CMOS 0.18-μm Technology, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, 58 (2011), nr 5, 279-283
• [2] Jongwoo Lee, Joshua Kang, Sunghyun Park, Jae-sun Seo, Jens Anders, Jorge Guilherme, Michael P. Flynn, A 2.5 mW 80 dB DR 36 dB SNDR 22 MS/s Logarithmic Pipeline ADC, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 44 (2009), nr 10, 2755-2765
• [3] B. Maundy, D. Westwick, and S. Gift, On a class of pseudologarithmic amplifiers suitable for use with digitally switched resistors: Research articles, Int. J. Circuit Theory Appl., vol. 36 (2008), nr 1, pp. 81–108
• [4] B. Maundy, D. Westwick, S. Gift, A useful pseudo-logarithmic circuit, Microelectron. Int., 24 (2007), nr 2, 35–45
• [5] Jorge Guilherme, J. Vital, José Franca, Performance Testing of logarithmic Analog-to-Digital Converters, Proc. 6 Euro Workshop on ADC Modelling and Testing, Lisbon, Portugal 2001, pp. 71-74
• [6] Jorge Guilherme, Joao Vital and Jose Franca, A True Logarithmic Analog-to-Digital Pipeline Converter with 1.5 bitistage and Digital Correction, Proc. IEEE International Conference on Electronics Circuits and Systems, Malta 2001, pp. 393-396
• [7] Giovanni Bucci, Marco Faccio and Carmine Landi, The performance test of a piece-linear A/D converter, IEEE Instrumentation and Measurement Technology Conference, St. Paul USA May 1998, pp.1223.1228
• [8] Jorge Guilherme, J. Vital, Jose Franca, A CMOS Logarithmic Pipeline A/D Converter with a Dynamic Range of 80 dB, IEEE, (2002), nr 3/02, 193-196
• [9] J. Sit and R. Sarpeshkar, “A Micropower Logarithmic A/D With Offset and Temperature Compensation,” IEEE J. Solid-State Circuits, 39 (2004), nr 2, 308-319
• [10] J. Mahattanakul, Logarithmic data converter suitable for hearing aid applications, Electronic Letters, 41 (2005), nr 7, 31-32
• [11] S. Sirimasakul, A. Thanachayanont, W. Jeamsaksiri, Low-Power Current-Mode Logarithmic Pipeline Analog-to-Digital Converter for ISFET based pH Sensor, IEEE ISCIT, 2009, nr 6, 1340-1343
• [12] Jorge Guilherme and Jose E. Franca, New CMOS Logarithmic A/D Converters Employing Pipeline and Algorithmic Architectures, Proc. IEEE International Symposium on Circuits and Systems, Seattle, 1 (1995), 529-532
• [13] Jorge Guilherme, Joao Vital, Jose E. Franca, New Logarithmic Two-step Flash A/D Converter with Digital Error Correction for MOS Technology, IEEE, (1996), nr 4, 881-884
• [14] Mychuda Z.R., Piskozub A.Z., A Charge Redistribution Logarithmic Analog-To-Digital Converters Modelling, Proc. of Intenational Workshop on ADC Modelling. IMEKO TC-4, Smolenice Castle, Slovak Republic, 1996, 113-118
• [15] Szcześniak A., Myczuda Z., Logarytmiczny analogowo-cyfrowy przetwornik z sukcesywną aproksymacją, Proc. IV international conference, Advanced Computer Systems and Networks, Design and Application, Lwiw, Ukraina, 2009, 248-249
• [16] Szcześniak A., Myczuda Z., A method of charge accumulation in the logarithmic analog-to-digital converter with a successive approximation, Przegląd Elektrotechniczny, 86 (2010), nr 10, 336-340
• [17] Szcześniak A., Myczuda Z., Analiza prądów upływu logarytmicznego przetwornika analogowo-cyfrowego z sukcesywną aproksymacją, Przegląd Elektrotechniczny, 88 (2012), nr 5а, 247-250
• [18] Myczuda Z., Dudykiewycz W., Sposob opriedielienija logaritma, Pat.ZSRR 819948, 1982, B.I. nr 29
• [19] Myczuda Z. Sposib logarytmicznoho analogo-cyfrowoho peretworennia, Pat.Ukrainy 43364, 2001, Bul. Nr 11
• [20] Myczuda Z. Logaryfmiczni Analogo-Cyfrowi Peretworiuwaczi – ACP majbutnioho, Wydawnictwo Prostir, Lwiw, Ukraina, 2002, 242 s.
• [21] Myczuda Z., Jaworskij N. Logaritmiczieskij analogo-cyfrowoj preobrazowatiel, Pat.ZSRR 1501097, 1989, B.I. nr 30
• [22] Myczuda Z., Lukaszewicz W. Logaritmiczieskij analogocyfrowoj prieobrazowatiel, Pat.ZSRR 1425726, 1988, B.I. nr 35
• [23] Myczuda Z., Włach G. Kompensacijnyj peretworiuwacz napruha-strum, Wisnyk DULP – Automatyka, wymiriuwannia ta keruwannia, Lwiw, Ukraina, 1996, wyp.305, s.53-56
• [24] Adam Szcześniak, Zynovij Myczuda, Analiza rozwiązań układowych zmniejszających rezystancję przewodzenia w kluczach analogowych, PAK, Warszawa, Vol. 57 (2011), nr 3, 269-273
• [25] Myczuda Z., Szcześniak Zb. “Analiza parametrów układów elektronicznych”, Wydawnictwo PAK, Warszawa, 2011, 122 s.