Rekonfigurowanie funkcji odwracalnych modelowanych w układzie FPGA

• Autorzy: Skorupski A. , Pawłowski M. , Gracki K. , Kerntopf P.

Warianty tytułu

EN

Reconfiguration of reversible functions using modeling of gates in FPGA

• Języki publikacji: PL

Abstrakty

PL

Układy FPGA dobrze nadają się do modelowania układów odwracalnych, których implementacje sprzętowe są dopiero w stadium opracowywania. Układy odwracalne umożliwiają prostą realizację szyfratorów i deszyfratorów. W artykule rozpatrzono działanie dwóch szesnasto-bramkowych kaskad zbudowanych z cztero-wejściowych bramek odwracalnych NCT, aby uzyskać bajtowo zorientowany szyfrator. Zbiór bramek NCT o co najwyżej czterech wejściach zawiera 32 bramki, więc dla skonfigurowania jednej bramki potrzeba 5 bitów. Zatem kaskada może być określona przez 80-bitowe słowo, co dla dwóch kaskad daje 160-bitowy klucz. Po każdym wejściowym bajcie obie kaskady są rekonfigurowane za pomocą odpowiedniego przesuwania 80-bitowych słów. Sposoby przesuwania są określane przez dodatkowe bity klucza pomocniczego.

EN

FPGAs can be applied to modeling of reversible circuits because their practical realization is still under development. This technique enables implementing substitution ciphers. We try to build a byte-oriented stream cipher. Such a cipher uses two four-input and four-output cascades. Each of the cascades contains 16 reversible NCT gates. Because there exist 32 different NCT gates having at most four inputs we use 80 bits (16×5 bits) to determine one cascade so for two cascades 160 bits are needed. These bits are called the base key and are stored in the memory of a cipher. At the beginning of encryption the key is loaded to a circular shift register. After each input byte (a clock period) the contents of the shift register is shifted by a specified number of bits. The number of bits by which the register contents is shifted constitutes the second part of the cipher key. The shifting process causes changes in cascades after each input byte. If shifting the key is the same during both encryption and decryption, then the cipher will work correctly. In the paper, we present some methods of key shifting. If the register contents is shifted by 5 bits, then each gate is replaced by its predecessor (the first gate is replaced by the last one). The results of different shifting modes are presented showing that in all cases correct encryption/decryption is performed. For modeling and simulation of synthesis we used test-bench software ActiveHDL v 8.2 from ALDEC.

Słowa kluczowe

PL

odwracalne układy logiczne; szyfrowanie; układy FPGA

EN

reversible logic circuits; encryption; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2014
• Tom: R. 60, nr 7
• Strony: 471--473
• Opis fizyczny: Bibliogr. 11 poz., rys., wykr.

Twórcy

autor

Skorupski A.

• Wyższa Szkoła Menedżerska, Wydział Informatyki Stosowanej i Technik Bezpieczeństwa, ul. Kawęczyńska 36, 03-772 Warszawa

autor

Pawłowski M.

• Politechnika Warszawska, Wydział Elektroniki i Technik Informacyjnych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Gracki K.

• Politechnika Warszawska, Wydział Elektroniki i Technik Informacyjnych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Kerntopf P.

• Uniwersytet Łódzki, Wydział Fizyki i Informatyki Stosowanej, ul. Pomorska 149/153, 90-236 Łódź

Bibliografia

• [1] Thapliyal H., Zwolinski M.: Reversible logic to cryptographic hardware: a new paradigm. Proc. 49th International Midwest Conference on Circuits and Systems, s. 342-346, 2006.
• [2] Banerjee A.: Reversible cryptographic hardware with optimized quantum cost and delay. Annual IEEE India Conference, s. 1-4, 2010.
• [3] Skorupski A., Pawłowski M., Gracki K., Kerntopf P.: Modelowanie w FPGA szyfratorów implementowanych w logice odwracalnej. Pomiary Automatyka Kontrola, vol. 58, s. 620-622, 2012.
• [4] Nayeem N. M., Jamal L., Babu H. M. H.: Efficient reversible Montgomery multiplier and its application to hardware cryptography. Journal of Computer Science, vol. 5, no. 1, s. 49-56, 2009.
• [5] Zhang Y., Guan Z., Nie Z.: Function modular design of the DES encryption system based on reversible logic gates. Proc. International Conference on Multimedia Communications, s. 104-107, 2010.
• [6] Datta K.,Sengupta I.: Applications of reversible logic in cryptography and coding theory (Tutorial). Proc. 26th International Conference on VLSI Design (VLSID), 2013.
• [7] Datta K., Shrivastav V. ; Sengupta I. ; Rahaman H.: Reversible logic implementation of AES algorithm. Proc. 8th International Conference on Design and Technology of Integrated Systems in Nanoscale Era (DTIS), s. 140-144, 2013.
• [8] Nuthan.A.C, Nagaraj.C, Havyas.V.B.: Implementation of Data Encryption Standard Using Reversible Gate Logic. International Journal of Soft Computing and Engineering, vol. 3, no. 3, s. 270-272, 2013.
• [9] Skorupski A., Szyprowski M., Kerntopf P.: Algorytm syntezy kombinacyjnych układów odwracalnych. Pomiary Automatyka Kontrola, vol. 57, s. 858-860, 2011.
• [10] De Vos A.: Reversible Computing. Fundamentals, Quantum Computing, and Applications, Wiley-VCH, Berlin 2010.
• [11] Golubitsky O., Maslov D.: A study of optimal 4-bit reversible Toffoli circuits and their synthesis. IEEE Transactions on Computers, vol. 61, no. 9, s. 1341-1353, 2012.