Divisibility attribute tasks in the process of scheduling

• Autorzy: Dorota D.

Identyfikatory

DOI

10.15199/13.2018.1.5

Warianty tytułu

PL

Atrybut podzielności zadań w procesie szeregowania

• Języki publikacji: EN

Abstrakty

EN

The article presents an approach to scheduling tasks in embedded systems by considering the attribute of task dividing. The approach presented in this paper presents the generation of a target system based on NoC network architecture using the simulated annealing algorithm. Research activities are an extension of previous scheduling work. Previous research has shown promising results, so their continuation is outlined in the current article. It is a continuation and expansion of research using publicly available TGFF graphs. The proposal of these graphs challenges the improvement of the scheduling process. This article illustrates the effective way of generating a system and scheduling tasks. As in previous author’s work, in researches the same algorithms was used for each considered case.

PL

W artykule przedstawiono podejście do szeregowania zadań w systemach wbudowanych, rozpatrując atrybut podzielności zadań. Podejście przedstawione w niniejszym artykule przedstawia generowanie docelowego systemu opartego na architekturze sieciowej NoC przy użyciu algorytmu symulowanego wyżarzania. Badania są rozwinięciem i rozszerzeniem podejścia zaprezentowanego we wcześniejszych pracach związanych z szeregowaniem. Dotychczas przeprowadzone badania wykazywały obiecujące wyniki, więc ich kontynuacja zostałą opisna w poniższym atykule. W prezentowanym podejściu wykorzystane zostały ogólnodostępne grafy TGFF. Zaproponowane grafy stanowią wyzwanie dla procesu szeregowania. Analogicznie jak w poprzednich pracach autora, wykorzystane zostały identyczne algorytmy w każdym przypadku.

Słowa kluczowe

EN

task scheduling; divisibility attribute; simulated annealing

PL

szeregowanie zadań; atrybut podzielności; symulowane wyżarzanie

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2018
• Tom: Vol. 59, nr 1
• Strony: 24--28
• Opis fizyczny: Bibliogr. 19 poz., tab. wykr.

Twórcy

autor

Dorota D.

• Cracow University of Technology, Department of Theoretical Electrical Engineering and Computer Science, Faculty of Electrical and Computer Engineering, Cracow 08-544, Poland

Bibliografia

• [1] Dick, R., Rhodes, D. “TGFF”, http://ziyang.eecs.umich.edu/~dickrp/tgff/ (access date: April 2017).
• [2] Dick, R. P., & Jha, N. K. 1998. ”MOGAC: a multiobjective genetic algorithm for hardware- software cosynthesis of distributed embedded systems”. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on. 17(10). 920–935.
• [3] Chinneck, J., W. 2010. ”Practical Optimization: a Gentle Introduction, Lecture Notes, Systems and Computer Engineering”. PhD thesis, Carleton University, Ottawa, Canada.
• [4] Dorota, D. 2014. “Scheduling tasks in embedded systems based on NoC architecture”. International Journal of Computer Technology and Applications: 1909–1916.
• [5] Dorota D. 2018. “Scheduling Tasks in Embedded Systems Based on NoC Architecture Using Simulated Annealing”. Advances in Dependability Engineering of Complex Sys tems. DepCoS-RELCOMEX 2017. Advances in Intelligent Systems and Computing, vol 582. 131–140.
• [6] Eles, P., Peng, Z., Kuchcinski, K., & Doboli, A. 1997. „System level hardware/software partitioning based on simulated annealing and tabu search. Design automation for em bedded systems”. 2(1), 5–32.
• [7] Gupta, R. K. 2012. „Co-synthesis of hardware and software for digital embedded systems”. Springer Science & Business Media (Vol. 329).
• [8] Henkel, J., Ernst, R., Holtmann, U., & Benner, T. 1994. „Adaptation of partitioning and high-level synthesis in hardware/software co-synthesis”. In Proceedings of the 1994 IEEE/ACM international conference on Computer-aided design. 96–100.
• [9] Kirkpatrick, S., Gelatt, C., D., Vecchi, M., P.: Optimization by simulated annealing, Science, New Series, vol. 220, no. 4598, pp. 671–680, May 13, 1983.
• [10] Khan, G. N., Iniewski, K. (Eds.). 2013. “Embedded and Networking Systems: Design, Software, and Implementation”. CRC Press.
• [11] Kopetz H.. 2011. “Real-time systems: design principles for distributed embedded applica tions”, Springer Science & Business Media.
• [12] Lee, E. A., Seshia, S. A.2016, “ Introduction to embedded systems: A cyber-physical systems approach”. MIT Press.
• [13] O’Connor, I., & Nicolescu, G. (Eds.). 2013. “Integrated Optical Interconnect Architectures for Embedded Systems”. Springer.
• [14] Oh, H., Ha, S. 2002. ” Hardware-software cosynthesis of multi-mode multi-task embedded systems with real-time constraints. In Proceedings of the tenth international symposium on Hardware/ software codesign”. ACM. 133–138.
• [15] Ost, L., Mandelli, M., Almeida, G. M., Moller, L., Indrusiak, L. S., Sassatelli, G., Moraes, F. 2013. “Power-aware dynamic mapping heuristics for NoC-based MPSoCs using a unified model-based approach”. ACM Transactions on Embedded Computing Systems (TECS)”. 12(3), 75.
• [16] Pinedo Michael L. 2008. “Scheduling Theory, Algorithms, and Systems”. Springer.
• [17] Smutnicki C. 2012. Algorytmy szeregowania zadań, Oficyna Wydawnicza Politechniki Wrocławskiej.
• [18] Strachacki M. 2008, „Projektowanie i optymalizacja sprzętowo-programowych wbudowa nych systemów przetwarzania danych”. PhD-thesis, Gdańsk.
• [19] Wettin, P., Murray, J., Kim, R., Yu, X., Pande, P. P., & Heo, D. 2014. “Performance evaluation of wireless NoCs in presence of irregular network routing strategies”. In Design, Automation and Test in Europe Conference and Exhibition (DATE), 1–6.

Uwagi

1. Błędny tytuł artykułu (errata - Elektronika : konstrukcje, technologie, zastosowania nr 2/2018 s. 52). Właściwy tytuł: "Preemptable attribute tasks in the process of scheduling".

2.Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2018).