Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych

• Autorzy: Kłosowski M. , Pankiewicz B. , Wójcikowski M.

Warianty tytułu

EN

DCT transform accelerator for image compression in vision sensors

• Języki publikacji: PL

Abstrakty

PL

W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotną transformację DCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze. Funkcjonalność akceleratora została szczegółowo opisana w komunikacie. System testujący został zoptymalizowany do współpracy z programem x.264 pracującym pod kontrolą systemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małą powierzchnię rdzenia opisany akcelerator może łatwo zostać zintegrowany z sensorem wizyjnym.

EN

In the paper a customizable digital Discrete Cosine Transform accelerator for the H.264 video compression standard has been described. The accelerator also performs the inverse DCT, quantization and dequantization. The accelerator was initially implemented in the FPGA. It has been successfully verified, then implemented in an ASIC using the 90 nm UMC technology. Detailed test results of the accelerator ASIC were compared to other results available in the literature. Functionality of the accelerator has been described in detail in the paper. The testing system has been optimized for easy integration with the x.264 encoder software running under Linux OS and is devoted to accelerate HD video compression. Due to the low power consumption and a small area of the core described accelerator can be easily integrated with the video sensor.

Słowa kluczowe

PL

kompresja wideo; DTC; kwantyzator; dekwantyzator; ASIC

EN

video compression; DTC; quantizer; dequantizer; ASIC

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2015
• Tom: R. 91, nr 9
• Strony: 97--100
• Opis fizyczny: Bibliogr. 4 poz., rys.

Twórcy

autor

Kłosowski M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, ul. Narutowicza 11/12, 80-233 Gdańsk

autor

Pankiewicz B.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, ul. Narutowicza 11/12, 80-233 Gdańsk

autor

Wójcikowski M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, ul. Narutowicza 11/12, 80-233 Gdańsk

Bibliografia

• [1] Keshaveni N., Ramachandran S., Gurumurthy K.S., Design and Implementation of Integer Transform and Quantization Processor for H.264 Encoder on FPGA, International Conference on Advances in Computing, Control & Telecommunication Technologies, 2009. ACT '09. 646-649.
• [2] Kordasiewicz R.C., Shirani S., ASIC and FPGA implementations of H.264 DCT and quantization blocks, IEEE International Conference on Image Processing, ICIP 2005, Volume: 3; Page(s): III - 1020-3
• [3] Kłosowski M., Wireless intelligent audio-video surveillance prototyping system, Przegląd Elektrotechniczny, nr 10 (2013), 97-99, 2013
• [4] x.264 encoder, http://www.videolan.org/x264.html