Time predictable systems based on pipeline processor with interleaving of hardware threads

• Autorzy: Golly Ł , Pułka A

Warianty tytułu

PL

Systemy przewidywalne czasowo oparte na architekturze procesora potokowego z przeplotem wątków sprzętowych

• Języki publikacji: EN

Abstrakty

EN

The paper presents the microarchitecture of highly predictable real-time systems based on pipeline processor with the idea of thread interleaving. The abstract model of such to real-time electronic embedded systems is given. The authors put their main efforts to obtain highly repeatable and time predictable applications with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC – a modern tool for electronic embedded systems design and prototyping. The paper investigates issues concerning the threads’ communication with the memory system. A special threads suspending mechanism has been proposed. The presented issues have been analyzed on various examples of multitasks’ scenarios composed of set of worst case Mälardalen benchmark programs (WCET ). The optimal scheduling scenarios with flexible usage of available resources with respect to the timing constraints have been analyzed. The presented methodology proved to be a good tool for high level system models analysis.

PL

Artykuł przedstawia mikroarchitekturę przewidywalnego czasowo systemu opartą na procesorze potokowym, w którym zastosowano ideę przeplotu wątków. Przedstawiono abstrakcyjny model takiego procesora zastosowanego do aplikacji pracujących w elektronicznych systemach wbudowanych czasu rzeczywistego. Autorzy położyli główny nacisk na uzyskanie wysoce powtarzalnego i przewidywalnego czasowo systemu pracującego przy silnych wymaganiach czasowych. Problem został przeanalizowany na modelach zaimplementowanych na wysokim poziomie abstrakcji w języku SystemC. W artykule przeprowadzono również badania dotyczące zagadnień komunikacji wątków z systemem pamięci. Zaproponowano specjalny mechanizm zawieszania pracy wątków. Omawiane zagadnienia zostały przedstawione na przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów Mälardalen przeznaczonych do czasowej analizy najgorszego przypadku (WCET ). Dokonano analizy optymalnych scenariuszy harmonogramowania zadań z elastycznym wykorzystaniem dostępnych zasobów przy narzuconych wymaganiach czasowych. Zaprezentowana metoda pokazała, że stanowi dobre narzędzie analizy modeli systemów wysokiego poziomu.

Słowa kluczowe

EN

real-time systems; electronic embedded systems; timing analysis; multitasking systems; multithread processing; pipeline processing

PL

systemy czasu rzeczywistego; elektroniczne systemy wbudowane; analiza czasowa; systemy wielozadaniowe; wielowątkowe przetwarzanie informacji; przetwarzanie potokowe

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2013
• Tom: Vol. 54, nr 12
• Strony: 36--40
• Opis fizyczny: Bibliogr. 13 poz., wykr.

Twórcy

autor

Golly Ł

• Politechnika Śląska, Instytut Elektroniki, Gliwice

autor

Pułka A

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Stallings W., Reduced instruction set computer architecture, Proceedings of the IEEE , Vol. 76, No. 1, 1988, p. 38–55.
• [2] Cai L., Gajski D., Transaction Level Modeling: An Overview, Proceedings of the International Conference on Hardware/Software Codesign and System Synthesis, Newport Beach, CA, Oct. 2003.
• [3] Thiele L., Wilhelm R., Design for Timing Predictability, Real-Time Systems, Vol. 28(2), 2004, p. 157–177.
• [4] Edwards SA, Lee E.A., The Case for the Precision Timed (PRET ) Machine, Proceedings of Design & Automation Conference, DAC 2007, June 4-8, 2007, ACM, New York, NY, USA,, p. 264–265.
• [5] Gajski D.D., Abdi S., Gerstlauer A,. Schirner G., Embedded System Design: Modeling, Synthesis, Verification, Springer, July 2009.
• [6] SystemC: 1366 – 2011 IEEE Standard Specification SystemC Language Reference Manual, IEEE , New York, USA, 3 January 2012.
• [7] Andalam S., Roop P.S., Girault A., Deterministic, predictable and lightweight multithreading using PRET – C, Proceedings of Design, Automation & Test in Europe Conference & Exhibition, Date’10, Dresden, Germany 2010, p. 1653–1656.
• [8] Pułka A., Milik A., Dynamic Rescheduling of Tasks in Time Predictable Embedded Systems, Proceedings of Programmable Devices and Embedded Systems, IFAC Workshop PDES 2012, Brno, Czech Republic, Vol. 11, Part 1, May 23-25, 2012, p. 305–310.
• [9] Silvano C., Fornaciari W., Villar E.: Multi-Objective Design Space Exploration of Multiprocessor Soc Architectures: The Multicube Approach, Springer-Verlag, Berlin-Heidelberg, 2011.
• [10] Prakash, A.; Patel, H.D., „An instruction scratchpad memory allocation for the precision timed architecture,” Design, Automation & Test in Europe Conference & Exhibition (DATE ), 2012, vol., no., pp.659,664, 12-16 March 2012.
• [11] Sinha, R.; Prakash, A.; Patel, H.D., „Parallel simulation of mixed-abstraction SystemC models on GPUs and multicore CP Us,” Design Automation Conference (ASP-DAC), 2012 17th Asia and South Pacific, vol., no., pp. 455,460, Jan. 30 2012-Feb. 2 2012.
• [12] Ł. Golly, A. Pułka: Timing analysis of multitask systems in SystemC environment,Czasopismo „Elektronika” Nr 2 (2013), pp. 17–22.
• [13] Mälardalen WCET benchmark programs at url.:http://www.mrtc.mdh.se/projects/wcet/benchmarks.html.