Dobór pobudzenia testującego PWL za pomocą algorytmu SA z neuronową funkcją celu

• Autorzy: Grzechca D.

Warianty tytułu

EN

Selection of the PWL excitation using SA algorithm with neural goal function

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono sposób doboru pobudzenia testującego dla analogowego układu elektronicznego z wykorzystaniem algorytmu symulowanego wyżarzania (SA) z funkcją celu opartą na samoorganizującej się sztucznej sieci neuronowej (SOM). Podstawowym celem metody jest wykrycie wszelkich pojedynczych uszkodzeń parametrycznych za pomocą sygnałów mierzonych w 3 węzłach dostępnych z zewnątrz układu. Optymalizacji podlega odcinkami liniowy kształt napięcia, który podawany jest na wejście układu filtra. W artykule przedstawiono ideę wykorzystania hybrydowej metody optymalizacyjnej, która przeszukuje przestrzeń rozwiązań za pomocą algorytmu SA, natomiast ocena rozwiązania dokonywana jest na podstawie analizy SOM. Zaprojektowano pobudzenie wejściowe dla filtru aktywnego Sellen-Key’a, a ponadto przeanalizowano skuteczność metody dla różnych modeli uszkodzeń parametrycznych. Wyniki symulacji wskazują na wysoką skuteczność proponowanej metody.

EN

The paper presents a selection of the PWL test excitation for analog electronic circuit using the simulated annealing algorithm (SA) with the objective function based on self-organizing artificial neural network (SOM). The primary objective of the method is to detect any single parametric fault using signals measured at three outer accessible nodes of the system. Optimization is subjected to PWL input voltage which is fed to the input of the filter. The idea of a hybrid optimization method consists of SA algorithm (searches the space of solution) but the assessment is based on SOM analysis. It has been designed test stimuli for the filter Sellen-Key, and analyzed the effectiveness of this method for various parametric fault models. The simulation results indicate the high effectiveness of the proposed method.

Słowa kluczowe

PL

diagnostyka układów analogowych; sieć neuronowa samoorganizująca; algorytm symulowanego wyżarzania; optymalizacja pobudzenia

EN

analog circuits diagnosis; self-organizing neural network; simulated annealing algorithm; optimization of excitation

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2012
• Tom: R. 88, nr 11b
• Strony: 64--67
• Opis fizyczny: Bibliogr. 9 poz., rys., wz.

Twórcy

autor

Grzechca D.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Instytut Elektroniki

Bibliografia

• [1] Huertas J.L., Test and Design-for-Testability in Mixed-Signal Integrated Circuits, Kluwer Academic Publishers, Boston 2004
• [2] Bushnell L., Vishwani D. Agrawal, Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits, Kluwer Academic Publishers, (2002), ISBN: 0-306-47040-3
• [3] Richardson A., Lechner A., Olbricht T., Design for Testability Strategies for Mixed Signal & Analogue Designs – From Layout to System, Proc. Int. Conf. on Electr., Circuits and Systems, (1998), 425-432
• [4] Duch W., Korbicz J., Rutkowski L., Tadeusiewicz R., Sieci neuronowe, Biocybernetyka I Inżynieria Biomedyczna pod redakcją Macieja Nałęcza, Akad. Oficyna Wydawnicza EXIT, Warszawa 2000
• [5] Grzechca D., Rutkowski J., Fault Diagnosis in Analog Electronic Circuit – the SVM approach, Metrology and Measurement Systems, Vol. XVI, (2009), No 4, 583-598
• [6] Grzechca D., Soft fault clustering in analog electronic circuits with the use of self organizing neural network, Metrology and Measurement Systems, Vol. XVIII, (2011), No 4, 555-568
• [7] Tadeusiewicz M., Hałgas S., An algorithm for multiple fault diagnosis in analogue circuits, International Journal of Circuit Theory and Applications, (2006), vol. 43, issue 6, 607-615
• [8] Grzechca D., Rutkowski J., Use of Neural Network and Fuzzy Logic to Time Domain Analog Testing, ICONIP’02, International Conference on Neural and Image Processing, Singapore, (2002), 2601-2605
• [9] Rutkowski J., Grzechca D., Use of Artificial Intelligence Techniques to Fault Diagnosis in Analog Systems, The 2nd European Computing Conference, ECC’08, (2008), New Aspects on Computing Research, t. 1, 267-275