Evaluation of Selected Timing Parameters of FPGA Device

• Autorzy: Sondej D. , Szymanowski R. , Szplet R.
• Języki publikacji: EN

Abstrakty

EN

We present a method and results of measurements of FPGA (Field Programmable Gate Array) selected timing parameters crucial in many timing sensitive applications such as precise time and frequency metrology. Two main parameters, i.e. the delay and its jitter, were evaluated for look-up-tables (delay 740 ps/jitter 1.33 ps), IO buffers (na/0.45 ps) and carry-chain multiplexers (28ps/0.153 ps) integrated in a programmable device Spartan-6 (Xilinx) which is one of most popular FPGA chips on the market now. Measurements were performed with the use of fast real-time sampling oscilloscope.

Słowa kluczowe

EN

propagation time; jitter; ring oscillator; delay line; carry chain; LUT; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Measurement Automation Monitoring
• Rocznik: 2018
• Tom: Vol. 64, No. 1
• Strony: 23--25
• Opis fizyczny: Bibliogr. 5 poz., rys., wykr., wzory

Twórcy

autor

Sondej D.

• Military University of Technology, 2 Gen W. Urbanowicza St., 00-908 Warsaw, Poland

autor

Szymanowski R.

• Military University of Technology, 2 Gen W. Urbanowicza St., 00-908 Warsaw, Poland

autor

Szplet R.

• Military University of Technology, 2 Gen W. Urbanowicza St., 00-908 Warsaw, Poland

Bibliografia

• [1] Carbone P., Kiaei S., Xu F.: Modeling and Testing of Data Converters, Springer-Verlag, Berlin, 2014, (chapter 7, R. Szplet: Time-to-digital converters, pp. 211–246).
• [2] Valtchanov B., Aubert A., Bernard F., Fischer V.: Modeling and observing the jitter in ring oscillators implemented in FPGAs, Proc. IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, DDECS’08, pp. 158–163, April 2008.
• [3] Infiniium 90000 Series Oscilloscopes, Data Sheet, Keysight Technologies, 2017.
• [4] Spartan-6 FPGA Configurable Logic Block User Guide, Xilinx, 2010
• [5] Kwiatkowski P., Szymanowski R., Szplet R.: Identyfikacja parametrów dynamicznych linii szybkich przeniesień oraz globalnych linii zegarowych w układach programowalnych Spartan-6, Pomiary Automatyka Kontrola, vol. 59, nr 8, s. 757–759, 2013.

Uwagi

EN

1. This work has been supported by the Military University of Technology, Warsaw, Poland, as a part of the design project PBS 661.

PL

2. Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2019).