Analiza porównawcza narzędzi syntezy Altera Quartus II i Synthagate

• Autorzy: Węgrzyn M. , Karatkiewicz A.

Warianty tytułu

EN

Comparative analysis of design software tools Altera Quartus II and Synthagate

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono analizę porównawczą skuteczności działania przemysłowego narzędzia syntezy układów cyfrowych FPGA (na przykładzie systemu Altera Quartus II), a narzędzia syntezy o pochodzeniu akademickim (Synthagate). Eksperymenty przeprowadzono z wykorzystaniem szeregu przykładów opisujących automaty skończone. Przedyskutowano wpływ sposobu opisu automatów na wyniki syntezy. Stwierdzono, że system Synthagate daje na ogół lepsze wyniki pod względem wykorzystania zasobów układów programowalnych oraz działa znacznie szybciej, niż narzędzie przemysłowe.

EN

The paper presents comparison between efficiency of an industrial FPGA design software tool Altera Quartus II and similar design software tool Synthagate by Syntezza company of an academic origin. The experiments were performed using a series of examples describing the Moore finite state machines; one-hot state encoding was used in all cases. Area (number of used logical blocks) was the main parameter used for the comparison. Influence of the way of FSM description (in VHDL language) on the quality of synthesis was studied. The obtained results show that Synthagate in almost all cases performs synthesis more efficiently and essentially quicker than Altera Quartus. Section 1 presents motivation of the research; Section 2 describes problems which had to be solved to provide correctness of experimental comparison. In Section 3, the experimental results are presented. Section 4 describes still existing problems related to the comparison, which have to be solved. Section 5 presents the conclusions.

Słowa kluczowe

PL

synteza logiczna; automat skończony; układ cyfrowy; FPGA; projektowanie wspomagane komputerowo

EN

logic design; finite state machine; logic devices; FPGA; computer-aided design

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2013
• Tom: R. 89, nr 12
• Strony: 380--383
• Opis fizyczny: Bibliogr. 10 poz., rys., tab.

Twórcy

autor

Węgrzyn M.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Podgórna 50, 65-246 Zielona Góra

autor

Karatkiewicz A.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Podgórna 50, 65-246 Zielona Góra

Bibliografia

• [1] Baranov S., Logic and System Design of Digital Systems, TUT Press, Tallinn, 2008
• [2] Baranov S., ASMs in High Level Synthesis of EDA tool Synthagate, Proceedings of the 4th IFAC Workshop on Discrete-Event System Design, Gandia Beach, Spain, 2009
• [3] Barkalov A., Titarenko L., Hebda O., Optimization of Moore finite-state-machine matrix circuit, Pomiary, Automatyka, Kontrola, 57 (2011), nr 8, 939-941
• [4] Borowik G., Improved State Encoding for FSM Implementation in FPGA Structures with Embedded Memory Blocks, Electronics and Telecommunications Quarterly, 54 (2008), no 1, 9-28
• [5] Bukowiec A., Synthesis of Finite State machines for FPGA Devices Based on Architectural Decomposition, University of Zielona Góra Press, Zielona Góra, 2009
• [6] Chmielewski S., Węgrzyn M., Modelling and synthesis of automata in HDLs, Proceedings of SPIE, Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments, Ryszard S. Romaniuk (Ed.), 6347 (2006), 63470J1-13
• [7] Rawski M., Łuba T., Jachna Z., Tomaszewicz P., The Influence of Functional Decomposition on Modern Digital Design Process, Design of Embedded Control Systems, Springer- Verlag, 2005, 193-204, DOI: 10.1007/0-387-28327-7_17
• [8] Rawski M., Tomaszewicz P., Borowik G., Łuba T., Logic Synthesis Method of Digital Circuits Designed for Implementation with Embedded Memory Blocks of FPGAs, Design of Digital Systems and Devices (Lecture Notes In Electrical Engineering), 79 (2011), Springer-Verlag, Berlin Heidelberg, 121-144
• [9] Xilinx, HDL Synthesis for FPGAs Design Guide, 1995.
• [10] Zwoliński M., Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, Wyd. 2, Wydaw. Komunikacji i Łączności, Warszawa, 2007