PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 8

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Snapshot backup system in distributed computing environments - problems, solution, results
Magryś M., Pogoda M., Sułkowski G., Twardy M., Winiarczyk P.
Bio-Algorithms and Med-Systems
|
2011
|
Vol. 7, no. 4
11--14
EN
One of the fundamental problems in distributed computing environments is to ensure proper security of user data, which due to the nature of the system, are mostly stored in the dedicated distributed shared disk resources. These resources are available for computing machines (WN) via a special server - Storage Element (SE) with dedicated access protocols such as NFS or LUSTRE. Currently, the numbers of concurrent computing machines exceed a few thousand which, combined with shared disk resources, whose capacity often is counted in Peta Bytes (PB), prevents the efficient archiving (backing up) user data. This can cause the additional load on the SE, while maintaining efficiency in data access. The solution to user data in a distributed shared disk resources is to use the snapshot mechanism (snapshot) which is mostly available in a disk array. The authors present the results of using a dedicated backup system with snapshot mechanism on the disk array with the intermediate backup server and backup software HP DataProtector6.0 for protection of user data in PL-Grid environment.
2
Content available Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
Twardy M., Sułkowski G., Wiatr K.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
615-617
PL
W niniejszym artykule autorzy przedstawiają wyniki prac badawczych związanych z budową sprzętowego klasyfikatora portów sieciowych. Opracowana koncepcja filtru portów opiera się na wykorzystaniu elementarnych pamięci RAM16X1D dostępnych w układach FPGA z rodziny Virtex firmy Xilinx. Uzyskana wydajność przetwarzania danych, przekraczająca 160 milionów pakietów na sekundę oraz pozytywnie rezultaty wstępnych testów praktycznych, stwarzają możliwości zastosowania rozwiązania we współczesnych sieciach teleinformatycznych o dużych przepustowościach.
EN
The paper presents the results of practical realization of the network ports classifier based on cascades of RAM16X1D memory available in Xilinx Virtex FPGA chips. The first section introduces a packet classification subject. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The network port filter architecture (shown in Fig. 2) assumed by the authors is discussed in the section 3. The section 4 contains details concerning the basic filtering element functionality and implementation method. The last section summarizes the results obtained. The new architecture of the ports classifier based on RAM16X1D storage elements adopted by the authors allows achieving the high speed data processing. The estimated maximum operating frequency for the ports filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
3
Content available Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
Twardy M., Sułkowski G., Wiatr K.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 7
479-481
PL
W niniejszym artykule zaprezentowano wyniki praktycznej realizacji sprzętowego klasyfikatora adresów sieciowych opartego o dedykowaną pamięć TCAM (ang. Ternary Content-Addressable Memory). Opracowana metoda implementacji pamięci TCAM charakteryzuje się dużą szybkością pracy oraz znacznie efektywniejszym wykorzystaniem zasobów układów FPGA w porównaniu do komercyjnych wersji oferowanych przez firmę Xilinx.
EN
The paper presents the results of practical realization of a network address and protocol type classifier based on Ternary Content-Addressable Memory (TCAM). The first section deals with a subject of packet classification. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The address filter architecture (shown in Fig. 2) assumed by the authors is discussed in the third section. The fourth section contains some details concerning the TCAM cells array functionality and implementation method. The last section summarizes the results obtained. The new TCAM architecture based on RAM16X1S storage elements adopted by the authors is much more effective than the commercial solution generated by the Xilinx COREGenerator software. The device resources requirements are over two times lower than the resources required by the COREGenerator version. This significant reduction causes improvements in overall timing characteristics. The estimated maximum operating frequency for the address and protocol type filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
4
Content available remote Implementation of the Hardware Packet Classification System
Sułkowski G., Twardy M., Wiatr K.
Journal of Applied Computer Science
|
2009
|
Vol. 17, nr 2
97-111
EN
This article presents the results of research related to the construction of a complete packet classifier, constituting the main element of a hardware-based firewall security system. The developed solution is based on two filter blocks operating in parallel: address filters and network ports filters. The proposed method of filtering network addresses using dedicated TCAM memory is characterized by fast operational speeds and a much more effective usage of FPGA chip resources as compared to commercial versions offered by Xilinx. Similarly, in order to verify network ports, especially taking into account rules that define port ranges, the authors proposes a novel concept based on cascades of elementary RAM16X1D memory available in Xilinx’s Virtex FPGA family circuits. The resulting data processing speed in excess of 160 million of packets per second, coupled with positive results of preliminary tests, make it possible to use the classification system in modern wide bandwidth telecommunications networks.
5
Wielościeżkowe równoległe przetwarzanie danych w sprzętowym systemie bezpieczeństwa klasy Firewall
Sułkowski G., Twardy M., Wiatr K.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2008
|
R. 81, nr 6
726-730
PL
Przedstawiono wyniki badań, związanych ze sprzętową implementacją Firewalla, koncentrując się przede wszystkim na architekturze wewnętrznej systemu. Maksymalizację wydajności oraz zwiększenie bezpieczeństwa przetwarzania danych osiągnięto dzięki wykorzystaniu możliwości techniki FPGA. Przyjęta koncepcja umożliwia wielościeżkowe równoległe analizowanie transmitowanych danych z zastosowaniem mechanizmów potokowości. Tworzenie bezpośrednich ścieżek komunikacyjnych pomiędzy dwoma interfejsami sieciowymi, analogiczne do technik mikrosegmentacji szeroko stosowanych w przełącznikach ethernetowych, zapewnia uzyskanie dużej przepływności transmisji. Z kolei potokowe przetwarzanie danych zwiększa efektywność całego systemu, minimalizując czas potrzebny do zweryfikowania transmitowanych danych względem zgodności z przyjętymi regułami bezpieczeństwa.
EN
In this article the authors presents current state of developing hardware implementation of the Firewall system focusing attention on the internal architecture. Performance maximization and high level of the data security was achieved by taking advantage of the FPGA technology. The applied solution allows to parallel multi-paths data analyzing using pipelining mechanism. Direct communication paths between two network interfaces resulting in good throughput performance. On the other hand pipelining data processing increasing efficiency of the Firewall system reducing security rules verification time.
6
Content available Weryfikacja reguł bezpieczeństwa wspomagana mechanizmami pamięci podręcznej w sprzętowej implementacji systemu bezpieczeństwa typu firewall
Sułkowski G., Twardy M., Wiatr K.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
511-513
PL
W niniejszym artykule autorzy dokonują przeglądu istniejących algorytmów klasyfikacji pakietów celem adaptacji najodpowiedniejszego spośród nich dla potrzeb budowanego systemu zabezpieczeń sieciowych klasy Firewall. Równocześnie prezentują koncepcje zwiększenia całkowitej wydajności proponowanego rozwiązania poprzez zastosowanie dodatkowych mechanizmów wykorzystujących m.in. pamięci podręczne, potokowość oraz zrównoleglenie przetwarzania danych.
EN
In this paper authors present their research into the actual state of the hardware implemented packet classification algorithms for the adaptation into their implementation of the hardware Firewall security system. The paper also describes the idea of enhancing the overall processing efficiency by using additional mechanisms like local cache memory, pipelining and parallel processing.
7
Content available Implementacja systemu bezpieczeństwa typu Firewall dla potrzebsieci Ethernet w oparciu o układy reprogramowalne FPGA
Sułkowski G., Twardy M., Wiatr K.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 5
114-116
PL
W artykule omówiono prace badawcze dotyczące budowy sprzętowego systemu bezpieczeństwa typu Firewall dla ochrony zasobów w sieci Ethernet. Implementacja takiego systemu w układach programowalnych FPGA z jednej strony uniemożliwi jakiekolwiek włamania do systemu bezpieczeństwa, z drugiej natomiast rekonfigurowalność układu FPGA pozwoli na łatwe modyfikacje tego systemu, w tym także modyfikacje zdalne. Opracowywany system bezpieczeństwa typu Firewall, implementowany w układzie programowalnym FPGA, wpisuje się w aktualny nurt badań światowych nad budową zasobów rozbudowanych elementów bibliotecznych typu IP Cores, przeznaczonych do projektowania rozbudowanych systemów obliczeniowych.
EN
In this document authors discuss current stage of their work focused on firewall security system implemented in FPGA technology and dedicated for Ethernet LAN. The FPGA technology ensures high security level and can protect from hackers attack. On the other hand, the FPGA technology allow in simple way to change the firewall configuration and settings via the remote reconfiguration mechanisms. Authors hope that designed security system will be widely used as an IPCore library element in large computing systems.
8
Content available Implementacja standardu sieci Ethernet IEEE 802.3 w układach FPGA na potrzeby systemu bezpieczeństwa typu Firewall
Sułkowski G., Twardy M., Wiatr K.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
30-32
PL
W artykule omówiono wyniki implementacji standardu sieci Ethernet IEEE 802.3 w układach reprogramowalnych FPGA. Autorzy prezentują przyjętą formułę dekompozycji kontrolera sieciowego dokonując równocześnie charakterystyki poszczególnych modułów opisanych za pomocą języka VHDL w odniesieniu do wymogów stawianych przez standard. Przeprowadzone prace stanowią pierwszy etap realizacji projektu ba-dawczego zmierzającego do opracowania w pełni sprzętowego systemu bezpieczeństwa typu Firewall. To nowatorskie podejście ma na celu stworzenie rozwiązania o wysokiej odporności na włamania oraz o dużej elastyczności wewnętrznej architektury, pozwalającej wykorzystać oferowane przez technologię FPGA możliwości rekonfiguracji zasobów sprzętowych.
EN
The article describes results of the Ethernet IEEE802.3 implementation in FPGA chip. Authors present applicated decomposition model of the Ethernet controller and characterize each of the sub-module created in VHDL language. Executed work is the first stage of the research project being intended to full hardware implementation of the firewall security system using FPGA technology. The goal of this innovatory approach is to prepare high security system with high inter-module flexibility with opportunities involved by FPGA recon-figuration functionality.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.