PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
2012 | R. 88, nr 8 | 134-136
Tytuł artykułu

Application of hypergraphs to the reduction of the memory size in the Microprogrammed Controllers with Address Converter

Wybrane pełne teksty z tego czasopisma
Warianty tytułu
PL
Zastosowanie hipergrafów w redukcji pojemności pamięci w sterownikach mikroprogramowanych z konwerterem adresów
Języki publikacji
EN
Abstrakty
EN
In the article the method of reduction of the control memory size in the microprogrammed controllers with address converter is proposed. The idea is based on the two-level reduction of the memory size. The first step includes application of an additional block (address converter) in the structure of the controller. Such a module improves the addressing of microinstructions to reduce the volume of the control memory. Next, the hypergraph theory is applied for further reduction of the control memory, where concurrent microoperations are encoded together.
PL
W artykule zaproponowano metodę redukcji pojemności pamięci sterowników mikroprogramowanych z konwerterem adresów. Metoda bazuje na dwupoziomowej redukcji pamięci sterownika. Pierwszy etap to usprawnienie kodowania mikroinstrukcji, poprzez wprowadzenie konwertera adresów do struktury układu mikroprogramowanego. Właściwa redukcja pamięci sterownika stanowi drugi krok proponowanej metody. W tym celu zastosowano teorię hipergrafów oraz specyficzne własności tych struktur.
Wydawca

Rocznik
Strony
134-136
Opis fizyczny
Bibliogr. 15 poz., rys., wykr.
Twórcy
autor
Bibliografia
  • [1] Adamski M., Barkalov A., Architectural and Sequential Synthesis of Digital Devices, University of Zielona Góra Press, Zielona Góra, 2006
  • [2] Baranov S. I., Logic Synthesis for Control Automata, Kluwer Academic Publishers, Boston, MA, 1994
  • [3] Barkalov A., Titarenko L., Logic synthesis for FSM-based control units, Lecture Notes in Electrical Engineering, Springer- Verlag, Berlin, 53 (2009)
  • [4] Berge C., Graphs and Hypergraph, North-Hols.r Mathematical Library, Amsterdam (1976)
  • [5] De Micheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, New York, NY, 1994
  • [6] Eiter T., Gottlob G., Identifying the Minimal Transversals of a Hypergraph and Related Problems, SIAM Journal on Computing, Vol.24, 1278-1304
  • [7] Gajski D., Principles of Digital Design, Prentice Hall, Upper Saddle River, NJ, 1996
  • [8] Kania D., The Logic Synthesis for the PAL-based Complex Programmable Logic Devices, Lecture Notes of the Silesian University of Technology (in Polish), Gliwice, 2004
  • [9] Łuba T., Synthesis of Logic Devices, Warsaw University of Technology Press (in Polish), Warsaw, 2005
  • [10] Maxfield C., The Design Warrior's Guide to FPGAs, Academic Press, Inc., Orlando, FL, 2004
  • [11] Sentovich E.M., Sequential Circuit Synthesis at the Gate Level, Ph.D. thesis. Chair-Robert K. Brayton, 1993
  • [12] Węgrzyn A., Węgrzyn M., A new approach to simulation of concurrent controllers, In Design of embedded control systems, ISBN: 0-387-23630-9, 95–108. Springer, New York, 2005
  • [13] Wiśniewska M., Application of hypergraphs to the decomposition of the discrete-systems, PhD thesis, University of Zielona Góra, 2011 (in Polish)
  • [14] Wiśniewska M., Wiśniewski R., Adamski M., Reduction of the microinstruction lenght in the designing process of microprogrammed controllers, Electrical Review, 85(7), 203– 206, 2009
  • [15] Wiśniewski R., Synthesis of compositional microprogram control units for programmable devices, Lecture Notes in Control and Computer Science, 14 (2009), University of Zielona Góra Press, Zielona Góra
Typ dokumentu
Bibliografia
Identyfikatory
Identyfikator YADDA
bwmeta1.element.baztech-article-BPOC-0060-0095
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.