Ograniczanie wyników
Czasopisma help
Autorzy help
Lata help
Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 20

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  układ programowalny
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
W artykule przedstawiono zagadnienia omawiane w ramach zajęć z Techniki Cyfrowej na kierunku Elektrotechnika w Uniwersytecie Morskim w Gdyni. Nauczanie techniki cyfrowej polega na przedstawieniu podstawowych pojęć, poznaniu sposobów opisu i zasad projektowania układów. Podczas wykładu i ćwiczeń studenci poznają podstawy teoretyczne, analizują pracę różnych układów cyfrowych, projektują własne układy, przygotowują algorytmy cyfrowego sterowania. Natomiast w laboratorium w Katedrze Automatyki Okrętowej istnieje możliwość praktycznego zaprojektowania cyfrowych układów kombinacyjnych oraz sekwencyjnych o różnej skali trudności i zaawansowania.
EN
The article presents issues discussed in the course of classes in Digital Technology at the faculty of Electrical Engineering at the Gdynia Maritime University. Teaching digital technology involves presenting basic concepts, understanding the ways of describing and designing circuits. Students also learn about arithmetic and commutative systems, counters, registers and time dependencies circuits. During the lecture students learn theoretical basics, while in the classroom they design specific digital circuits. In the laboratory at the Department of Ship's Automation it is possible to get to know practical digital combinatorial and sequential circuits of varying difficulty and advancement levels.
PL
W artykule omówiono trzy sposoby implementacji modułu wyznaczania położenia kątowego wirnika dla przełączalnego silnika reluktancyjnego z wykorzystaniem enkodera inkrementalnego. Moduł detekcji zrealizowano w postaci wyspecjalizowanej struktury logicznej zaimplementowanej w układzie programowalnym FPGA. Pierwsza z nich została zaimplementowana w postaci pojedynczego procesu, w którym detekcja zmian stanu sygnałów realizowana jest sekwencyjnie. Kolejne struktury podzielono na kilka instrukcji działających współbieżnie. Druga struktura wykorzystuje do synchronizacji pracy układu oba zbocza sygnału taktującego FPGA. Struktura trzecia działa w oparciu o detekcję zbocz sygnałów z enkodera.
EN
The article discusses three ways of implementing the rotor angular position determination module for a switched reluctance motor using an incremental encoder. The detection module was implemented in the form of a specialized logic structure implemented in the FPGA programmable system. The first one has been implemented in the form of a single process, in which the detection of signal state changes is carried out sequentially. Subsequent structures were divided into several instructions operating concurrently. The second structure uses both encoder pulse edges to synchronize the system. The third structure works based on the detection of the edge of the encoder signals. The implemented structures were examined in terms of speed and delays. Obtaining slight delays in the process of determining the angular position of the rotor and ranges of power supply of motor phases is necessary to ensure proper control conditions of the drive in the high-speed range.
PL
W artykule omówione zostały zagadnienia związane z projektowaniem sterownika mikroprocesorowego dedykowanego do obsługi modułowego dwukierunkowego przekształtnika prądu stałego z izolacją galwaniczną w postaci podwójnych mostków aktywnych (DAB). W zależności od potrzeb, układ ten może pracować w konfiguracji równoległej lub szeregowo-równoległej zapewniając jednocześnie większą niezawodność, dzięki możliwości pracy z redundancją n+1. Realizacja pełnej funkcjonalności tego przekształtnika wymaga dużej liczby sygnałów cyfrowych i odpowiedniej mocy obliczeniowej, dlatego do jego obsługi opracowano sterownik w układzie programowalnym (FPGA). W rezultacie uzyskano bardzo ciekawe możliwości kontrolera, nieosiągalne w klasycznych układach mikroprocesorowych.
EN
In this paper a design process of digital controller dedicated to bidirectional modular DC//DC converter with galvanic isolation with dual active bridge (DAB) was presented. Depending of the application, proposed system may work as parallel (IPOP) or series-parallel (ISOP) configuration and provide higher reliability – thanks to redundancy n+1. Realization of all features of this converter needs the large number of control signals and a huge performance, therefore digital controller was implemented in programmable logic array (FPGA). Finally, a very good performance of the controller was obtained, which was unable to reach by other microcontrollers.
4
Content available Sterownik mikroprogramowalny na bazie układu FPGA
PL
W artykule przedstawiono koncepcję implementacji struktury sterownika programowalnego PLC w układzie FPGA. W ramach projektu opracowano centralną jednostkę sterującą, moduły wejść i wyjść binarnych, moduły wejść analogowych oraz interfejsy komunikacyjne. Opracowane moduły umożliwiają tworzenie różnych konfiguracji wejść-wyjść sterownika. W układzie FPGA zaimplementowano strukturę sprzętową, realizującą cykl pracy sterownika programowalnego PLC. Utworzone zostały również przykładowe moduły biblioteki użytkownika, umożliwiające tworzenie własnych programów. Biblioteki opracowano w języku VHDL. W układzie zaimplementowano interfejs UART umożliwiający komunikację z komputerem PC. Opracowany program komputerowy umożliwia ustawianie oraz monitorowanie stanów wejść i wyjść sterownika.
EN
The paper presents an implementation of a programmable logic controller in a FPGA based system. During the project a central control unit, digital and analog I/O modules, as well as communication interfaces module were designed. The modules allow for variable I/O configurations of the controller. The FPGA system implements a hardware structure, which performs the PLC work cycle. Additionally, a library in VHDL programming language was created allowing a user to create own programs. The system also implements the UART interface allowing communication with a PC. A sample computer program allows changing and monitoring of the controllers input and output ports.
PL
W artykule przedstawiono koncepcję układu sterowania robota mobilnego, przeznaczonego do pracy jako platforma odkurzacza autonomicznego. W ramach projektu opracowano wyspecjalizowaną strukturę realizującą wszystkie podstawowe funkcje odkurzacza. Do budowy sterownika zastosowano układ FPGA Spartan 3E. W napędach robota zastosowano silniki prądu stałego z wbudowanymi enkoderami. Robot został wyposażony w czujnik odległości, czujniki zapobiegające upadkowi w przypadku dojazdu do schodów, czujniki mechaniczne wykrywające przeszkody. Robot może poruszać się autonomicznie lub zdalnie sterowany przez operatora z aplikacji w telefonie komórkowym za pośrednictwem interfejsu Bluetooth. Działanie robota testowano rejestrując trajektorie jego ruchu.
EN
The paper presents a concept of a simple autonomous robot controller with an example application in an autonomous vacuum cleaner. During the project a specialized unit was designed, which performs all the basic functions of a vacuum cleaner. The implementation was based on the Spartan 3E FPGA board. For the drive system of the robot DC motors with built-in encoders were used. Additionally, the robot is equipped with a distance sensor, cliff sensors preventing fall of a staircase as well as mechanical sensors for recognizing obstacles. The robot can operate either autonomously or it can be controlled from a smartphone application via Bluetooth interface. The operation of the robot was tested by registering the routes chosen by the robot.
6
Content available remote Wbudowane samotestowanie specjalizowanych urządzeń sterowania ruchem drogowym
PL
Uszkodzenia i błędy powstające podczas eksploatacji urządzeń sterowania ruchem drogowym mogą powodować zagrożenie bezpieczeństwa w ruchu drogowym, stąd też testowanie i diagnostyka urządzeń sterowania ruchem drogowym jest ważnym zagadnieniem. W artykule przedstawiono metody realizacji wbudowanego samotestowania w specjalizowanych urządzeniach sterowania ruchem realizowanych w układach programowalnych. Szczegółowo przedstawiono architekturę BIST realizującą testowanie prewencyjne w stanie bezczynności urządzenia. Przedstawiono zastosowanie liniowych generatorów o sprzężeniu zwrotnym LFSR w generacji pseudolosowych wektorów testowych oraz tworzeniu sygnatur testowanego układu. Przeanalizowano wpływ różnych struktur BIST na parametry użytkowe sterowników.
EN
Defects and errors occurring during exploitation of road traffic control devices may effect endanger the road safety, hence, testing and diagnostics of road traffic control devices is an issue of crucial significance. The paper presents the methods of execution of built-in self-testing within specialized road traffic control devices realized within programmable systems. Architecture of built-in self-test (BIST) has been presented in detail which realizes preventive testing during device idle state. Application has been shown of linear generators characterized by LFSR feedback within generation of pseudorandomized test vectors as well as obtaining signatures from system testing. Influence of various BIST structures on performance characteristics of controllers has been analyzed.
7
Content available remote DSP - FPGA Based Computing Platform for Control of Power Electronic Converters
EN
Modern power electronic converters (PECs) require electronic controllers with high capabilities of implementing new and more complex algorithms combined with internal high-speed communications interfaces. This paper presents the design and implementation of a research/industrial multiprocessor controller based on a floating-point digital signal processor (DSP) and field programmable gate array (FPGA) developed in the Laboratory of the Electrotechnical Institute, Warsaw, Poland. The DSP-FPGA platform configuration, and also current and voltage sensors used in PECs are discussed. Although, the developed digital platform can be used in a variety of PECs, this paper focuses on an example of a 15kVA DC-AC high frequency AC link converter for auxiliary power supply used in DC traction. The novelty of the presented converter topology lies in passive components elimination by offering an all silicon solution for AC–AC power conversion part. Selected experimental oscillograms illustrating operation of the developed converter with DSP-FPGA control are added.
PL
Nowoczesne przekształtniki energoelektroniczne wymagają wydajnych platform obliczeniowych pozwalających na implementacje złożonych algorytmów i szybkich wewnętrznych interfejsów komunikacyjnych. Artykuł ten prezentuje projekt i implementację płyty sterującej zawierającej procesor sygnałowy i układ programowalny, którą opracowano w Instytucie Elektrotechniki w Warszawie. Powstała platforma może być wykorzystywana do sterowania różnego rodzaju urządzeń energoelektronicznych, w tym artykule przedstawiono jej implementację w przetwornicy 15 kW AC-DC z wysokoczęstotliwościowym przekształtnikiem sprzęgającym AC do zasilania elektronarzędzi w trakcji elektrycznej. Innowacyjność prezentowanej przetwornicy polega na eliminacji elementów pasywnych poprzez zastosowanie bezpośredniego sprzęgu AC-AC. Przedstawione zostały również wybrane oscylogramy eksperymentalne prezentujące pracę powstałego urządzenia sterowanego przez platformę DSP-FPGA.
PL
W artykule przedstawiono metodę budowy modeli specjalizowanych sterowników ruchu drogowego realizowanych w języku VHDL. Rozwiązaniem problemu braku reprezentacji graficznej i konieczności bardzo dobrej znajomości języka VHDL przez projektanta jest wykorzystanie oprogramowania narzędziowego CAD, pozwalającego na projektowanie urządzeń srd w sposób przyjazny i intuicyjny dla inżyniera sterowania ruchem. W artykule zaproponowano metodę budowy sterownika opierając się na modelach specyfikacji formalnej mającej graficzną reprezentację. Pierwszym etapem jest zamiana algorytmów sterowania ruchem drogowym w sieć działań GSA. Przedstawiono metodę konwersji dla wszystkich rodzajów klatek algorytmu sterowania. Następnie pokazano sposób konwersji sieci GSA w graf przejść automatu skończonego FSM, gdzie w celu zwiększenia czytelności grafu sterowania zaproponowano wprowadzenie stanów hierarchicznych, dla obsługi przejść międzyfazowych i faz ruchu. Wykorzystując hierarchiczny graf sterowania zaproponowano uniwersalną strukturę logicznego sterownika ruchu drogowego. Sterownik ten wyspecyfikowano w programie Active-HDL, który wygenerował model sterownika logicznego w języku VHDL.
EN
The paper presents the construction method of specialized models of road traffic controllers realized within VHDL language. The designer solves the problem of lack of graphic representation and the necessity of a very good command of VHDL language by using utility software CAD allowing for designing traffic control devices that would be pleasant and intuitive in use for the traffic control engineer. The construction method of a controller has been proposed in the article on the basis of formal specification models having intuitive graphic representations. The first stage consists in changing the algorithms of road traffic control into a network of generalized stochastic automata (GSA) activities. The method of conversion has been presented for all types of control algorithm frames. Afterwards, the way of conversion of GSA network into the transition graph of finite state machine (FSM) was presented, where in order to increase the clarity of control graph, it was proposed to introduce hierarchical states for interstage transitions as well as traffic phases. With the use of hierarchical graph of control, universal structure of logic road traffic controller has been proposed. This controller has been specified within Active-HDL program which generated a model of logic controller in VHDL language.
9
Content available remote Model RT (czasu rzeczywistego) trójgałęziowego falownika napięcia
PL
Artykuł przedstawia ideę cyfrowego modelu trójfazowego, trójgałęziowego falownika napięcia działającego w czasie rzeczywistym. Celem stworzenia modelu RT falownika jest wykonanie platformy badawczej zaawansowanych metod sterowania falownikiem bez konieczności przeprowadzania wstępnych badań laboratoryjnych. Wykorzystanie do realizacji celu badań układów logiki programowalnej umożliwia testowanie algorytmów sterowania falownikiem w tym samym urządzeniu sterującym poprzez równoległą pracę z modelem czasu rzeczywistego falownika. Układem logicznym, wykorzystanym w badaniach, był układ typu FPGA wyprodukowany przez firmę Altera o oznaczeniu EP3C40, który poprzez specyficzną konfigurację umożliwia realizację funkcji cyfrowych w sposób odmienny od działania większości jednostek obliczeniowych. Realizując model falownika wykorzystano nie tylko sekwencyjny sposób przetwarzania informacji, ale także równoległe wyznaczanie odpowiedzi wybranych bloków logicznych. Opracowany model falownika poddano badaniom posługując się narzędziami dostępnymi w oprogramowaniu Quartus II. Zarejestrowane przebiegi napięć falownika dla dwóch metod modulacji przedstawiono w artykule jako element weryfikacji poprawnego działania modelu. Wyznaczone podczas badań przebiegi są przebiegami napięć fazowych i międzyfazowych falownika sterowanego półokresowo i wykorzystując modulację naturalną. Przeanalizowano zarówno pracę łączników w zakresie statycznym jak i dynamicznym. Stan statyczny odnosił się do realizacji zdeterminowanego stanu falownika, podczas którego wyznaczane były wartości napięć fazowych i międzyfazowych. Stan dynamiczny obserwowano podczas zmiany stanów statycznych dla różnych typów modeli stanu przejściowego. Wykonany model falownika umożliwia szybką weryfikację algorytmu sterującego pod kątem poprawności działania bez konieczności wykonywania testów laboratoryjnych, które w przypadku awarii lub błędu mogą kończyć się często kosztownymi naprawami.
EN
The article presents the idea of digital three-phase model of 3-branches voltage inverter, functioning in real time. The use of programmable logic systems research aims to allows you to test the inverter control algorithms in the same control device through the parallel work with real time model of inverter. Logical layout used in the research was the FPGA type produced by Altera of EP3C40. Inverter model is not only used in a sequential way, but also parallel determination of the answers of selected logical blocks. Developed inverter model has been tested using the tools available in the Quartus II software. Recorded inverter voltages for two methods of modulation are presented in the article as part of the verification of the correct operation of the model.. Dynamic state is observed for a various types of models of the transition state. Inverter model made quick verification of the control algorithm for the correctness of the operations without having to perform laboratory tests, which can end with costly repairs.
PL
W artykule przedstawiono model przenośnika taśmowego, który został zbudowany w Katedrze Automatyki Okrętowej (KAO) Akademii Morskiej w Gdyni. Pozwala on na odczyt parametrów zarejestrowanych przez czujniki pomiaru wysokości transportowanych elementów oraz detekcji ich koloru w skali RGB. Model ten jest wykorzystywany w KAO jako stanowisko dydaktyczne, do nauki układów programowalnych, w laboratorium Techniki Cyfrowej.
EN
This paper presents a model of a conveyor belt, which was built in the Department of Ship Automation (KAO), in Gdynia Maritime University. It allows to read the parameters recorded by the sensors measure the amount of transported elements and their detection on an RGB color. This model is used in the KAO as a teaching station in the labora-tory of digital technology.
PL
W artykule zaprezentowano konstrukcję układu bezpośredniej cyfrowej syntezy sygnału (DDS) oraz możliwości jego zastosowania w połączeniu z układem programowalnym do generacji przebiegów sterujących kluczami mostka typu H w generatorach ultradźwiękowych. Przedstawiono ponadto koncepcję implementacji kompletnego układu DDS wraz z blokami generacji sygnałów prostokątnych w układzie programowalnym. Wykazano zalety takiego rozwiązania oraz przedstawiono wyniki praktycznej implementacji zaproponowanego układu.
EN
The article presents structure of direct digital synthesis device (DDS) and utilization of programmable logic device to form signal generator controlling switches in H bridge of ultrasonic generator. Concept of implementation of DDS device with square wave forming circuits in programmable logic has been presented. Results of practical implementation of such design along with its advantages have been shown.
PL
Przepływomierze ultradźwiękowe mierzące różnicę czasu przelotu impulsu przez medium stanowią jedną z dwóch najbardziej rozpowszechnionych grup przepływomierzy. W artykule tym została przedstawiona konstrukcja systemu pomiaru odcinka czasu zaimplementowanego w strukturze programowalnej FPGA jak również metoda kalibracji i wyznaczenia rozdzielczości przetwornika czas/cyfra w trakcie pomiaru. Takie rozwiązanie zapewnia niewrażliwość układu na czynniki zewnętrzne (temperatura), oraz skrócenie czasu pomiaru, a tym samym redukcję poboru energii, co jest atutem przy zasilaniu bateryjnym.
EN
The ultrasonic flowmeter market is the fastest-growing market in any flowmeter type, and transit-time flowmeters have the largest share in that market. One of the fundamental parts of a transit-time ultrasonic flowmeter is a time measurement circuit, often implemented in CMOS ASIC. This paper describes an application of a low-power FPGA device to the transit-time flowmeter time measurement circuit. The main problem discussed in this work is calibration of a delay line in TDC implemented in a FPGA device. The time- and resource-consuming code density testing is undesirable for mass production devices. In this paper a fast and simple method for calibration is proposed. The method is based on measurement of the clock period length [5] and analysis of the data; therefore, it does not require implementation of any additional circuits in the device. A resolution of TDC is estimated by (2), when I_T is the largest state of a decoder in measurement series, and T_0 is clock period. The method uncertainty is larger than that of the code density test, but the method requires virtually no resources and takes less time - under certain conditions the calibration can be performed simultaneously with the measurement. At the end the measurement results and the conclusions are presented.
13
PL
W artykule przedstawiono projekt prostego dekodera (transkodera) kodu BCD/7-segment, którego podstawowa funkcja została rozszerzona o nietypową cechę zabezpieczania poprawności sekwencyjnego sterowania wyświetlacza 7-segmentowego LED. Idea zaprojektowania takiego układu oraz wykorzystania struktury programowalnej, wynikła z konieczności zastosowania w dydaktycznym laboratorium mikroprocesorowym, układu wyświetlającego podgląd zawartości rejestrów mikroprocesora. Prezentowany, prosty układ, jest z powodzeniem stosowany jako uzupełnienie podstawowego modułu edukacyjnego STK500.
EN
In this paper the project of a simple, smart BCD to 7-segment decoder is presented. The basic decoder function (coding 4 input BCD lines to 7 output lines for LED display) was extended to an atypical function, protection of proper driving a 4-digit, 7-segment LED display. A special attention was paid to the circuit simplicity, use of the minimum number of devices and low power consumption. The schematic diagram is shown in Fig. 1. The main idea was to use not only data signals (D0..D4), but also additional four signals (D4..D7), which were typically used for driving switching transistors and digits multiplexing. The logic function for 8 inputs and 8 outputs was designed in a programmable logic device. But the function described in that way could not be realised in the basic structure GAL16V8. The next idea was to use an internal OE line for driving the output inverter in each macrocell (Fig. 2). The program was designed in CUPL and compiled in WinCupl environment. The simulation results in WinSim are shown in Fig.3, whereas the final effect is depicted in Fig. 4. Since the presented circuit was designed for cooperation with a microcontroller educational board and was supplied with this board, it was very important to minimise the power (current) consumption. Hence, Atmel AFT16V8BQL was selected for the final version.
14
Content available remote Reduction in the number of LUT elements for control units with code sharing
EN
Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.
PL
Studium sprzętowej realizacji filtrów konwolucyjnych FIR w układach cyfrowych. Artykuł omawia szeroki wachlarz właściwości funkcjonalnych, jakie można uzyskać poprzez wybór odpowiedniej architektury układu cyfrowego, a tym samym dylematy związane z szybkością przetwarzania danych, częstotliwością taktowania, zużyciem zasobów, a także przewidywanym poborem mocy. Zademonstrowano możliwości implementacji znanych mechanizmów przetwarzania równoległego i potokowego we własnych konstrukcjach. Przeprowadzone rozważania zilustrowano serią projektów, obejmujących kodowanie w języku opisu sprzętu (VHDL), weryfikację funkcjonalną i syntezę do układów programowalnych FPGA.
EN
The paper is focused on hardware implementation of convolution filters (FIR) in programmable digital circuits. It shows the wide horizon of functional properties available depending on digital architecture applied. The classic trade-offs, concerning the data processing speed, clock frequency, size and power consumption are discussed. Well known mechanisms of concurrent and pipelined processing are presented as extremely efficient solutions, naturally available in the individual constructions of logic circuits for OSP. Theoretical considerations are illustrated by series of projects, involving VHOL coding, functional verification and synthesis for FPGA.
16
Content available remote Metody cyfrowego powiększania obrazu w obserwacyjnych kamerach termowizyjnych
PL
Przedstawiono metody powiększania obrazu bez konieczności wielokrotnego zapisu i odczytu do/z pamięci, wykorzystując przy tym możliwości układów FPGA. Opracowane moduły będą przeznaczone do realizacji zoomu cyfrowego w obserwacyjnych kamerach termowizyjnych.
EN
Presented are picture magnifying methods characterized by no need of multiple record and read-out to/from a data storage and at the same time taking advantages of FPGA systems’ abilities. The elaborated modules will serve to realize digital zoom in observational thermovision cameras.
17
Content available remote Bezstratna kompresja obrazu termowizyjnego z zastosowaniem układu programowalnego
PL
Przedstawiono wyniki symulacji wybranych modułów dla algorytmów bezstratnej kompresji obrazu termowizyjnego. Testy dowiodły, że opracowane algorytmy kompresji nie powodują utraty informacji. Zgodnie z założeniem realizują kompresję danych w bardzo krótkim czasie.
EN
Presented are results of selected modules simulations applied for thermovision image no-loss compression algorithms. The tests proved that the elaborated compression algorithms do not cause information losses. According to assumptions they accomplish data compression in a very short time.
PL
W artykule przedstawiono architekturę dynamicznie rekonfigurowalnej jednostki sterownika binarnego implementowanego w układzie FPGA. Przeznaczony jest do wykorzystania w programowalnych sterownikach logicznych. Przedstawione rozwiązanie wykorzystuje technikę wielostrumieniowego przetwarzania równoległego. Regularna architektura znakomicie wpasowuje się strukturę FPGA, pozwalając na znaczne upakowanie oraz osiągnięcie wysokich częstotliwości pracy. Zaproponowana architektura korzysta z możliwości dynamicznej rekonfiguracji w czasie pracy układu, która oferowana jest przez nowoczesne układy FPGA. Przedstawiona architektura przyspiesza proces projektowania, gdyż pozostaje niezmienna za wyjątkiem generatorów tablicowych funkcji LUT.
EN
The paper presents architecture of the dynamically reconfigurable binary logic controller dedicated for PLCs. Presented solution takes benefits from multistream parallel processing. The symmetrical architecture perfectly fits into FPGA structure. It assures high logic denesity and close to maximal operation frequency. Presented architecture is able to be reconfigured during runtime taking benefits from modern FPGA configuration interfaces. Presented architecture optimize and speeds up design process while entire architecture remains unchanged except contentents of the LUTs.
PL
W pracy przedstawiono budowę sprzętową uniwersalnego stanowiska testującego, przeznaczonego do końcowych elektrycznych testów urządzeń elektronicznych opuszczających linię produkcyjną. Na wstępie przedstawiono pokrótce metodykę testowania elektrycznego (testowanie funkcjonalne, ICT, kombinowane) oraz założenia projektowe, jakie musi spełniać zaprojektowana część sprzętowa testera. W dalszej części pracy przedstawiono architekturę testera, wraz z opisem budowy jego poszczególnych bloków oraz opisem zaprojektowanego obwodu drukowanego. Przedstawiona część sprzętowa stanowiska testującego jest zasadniczym elementem całego systemu, którym steruje oprogramowanie uruchamiane na komputerze PC. Do komunikacji pomiędzy testerem, a oprogramowaniem sterującym wykorzystana została sieć Ethernet oraz protokół TCP/IP.
EN
The paper describes construction of the universal in-circuit tester. It is dedicated for final testing of electronic devices after manufacturing. There are presented basic methodologies of electrical tests (functional testing, in-circuit testing, mixed). There are also given design requirements for the tester and its architecture in detail including description of each functional block and the PCB design. Presented tester is the fundamental component of the testing system. It works under control of a program running on a PC. The tester uses the Ethernet network and the TCP/IP protocol for control and data transmission.
EN
This article regards hardware processing of diagnostic signals. It is solely devoted to the problem of bit-length accuracy of digital filter-coefficients with the application of fixed-point numbers. This problem has not been properly studied before, since arithmetic operations bit-width is usually fixed, e.g. 32 bits for DSPs or microprocessors. For programmable devices arithmetic bit-length may be freely selected. This research provides guidelines for proper selection of filter coefficient bit-length for a given filter-tap number and filter characteristics. Furthermore, different filter types are compared for the required minimum bit-length of coefficients.
PL
Artykuł dotyczy sprzętowego przetwarzania sygnałów diagnostycznych. Poświęcono go problemowi dokładności zapisu współczynników filtrów cyfrowych na liczbach stałoprzecinkowych. Ze względu na brak literaturowych doniesień na ten temat, celem opracowania było przedstawienie sposobu doboru parametrów filtrów cyfrowych tak, by przy sprzętowej realizacji stałoprzecinkowej jak najefektywniej wykorzystać rząd filtru. W artykule przedstawiono analizy wymaganej dokładność zapisu współczynników dla spełnienia założonych kryteriów filtru. Porównano różne rodzaje filtrów pod względem minimalnej ilości bitów potrzebnych do zapisu ich współczynników.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.