Ograniczanie wyników
Czasopisma help
Lata help
Autorzy help
Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Znaleziono wyników: 570
first rewind previous Strona / 29 next fast forward last
Wyszukiwano:
w słowach kluczowych:  FPGA
help Sortuj według:

help Ogranicz wyniki do:
1
100%
Pomiary Automatyka Kontrola
2011 R. 57, nr 8 886-888
PL Wykonanie pełnej transformaty Hougha wymaga dużej mocy obliczeniowej. Moc obliczeniową można zredukować wybierając losowo tylko niektóre próbki do przetwarzania. Algorytm taki nosi nazwę RHT. Klasycznie, ze względu na intensywne wykorzystanie dynamicznych struktur danych oraz dużą liczbę warunkowo w[...]
EN Original Hough Transform requires much computational power to calculate parameter space and select proper maxima in that space. Computational power can be reduced by randomly selecting only a subset of points for processing. An algorithm constructed that way is called the RHT (Randomized Hough Trans[...]
2
100%
Pomiary Automatyka Kontrola
2010 R. 56, nr 7 758-760
PL Przejście z implementacji systemu na mikroprocesorze do wykorzystania układu FPGA jest często trudne. Zazwyczaj nie opłaca się poświęcenie czasu na przepisanie kodu już zaimplementowanych algorytmów. Skuteczniejszym rozwiązaniem jest przeniesienie samej struktury oryginalnego procesora do wnętrza uk[...]
EN While improving current projects, transition form microprocessor based system to FPGA is often not straightforward. Time spent on code rewriting is not usually considered cost-effective. It seems to be more effective to implement the structure of a considered processor directly on FPGA and transfer [...]
3
100%
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
2010 T. 18 391-396
PL W referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za po[...]
EN The paper describes the problem of shadow detection in video sequences. Based on the methods known from the literature, a novel shadow detection algorithm has been developed, working in real-time and intended for hardware implementation in FPGA. The algorithm has been tested and compared to the exis[...]
4
100%
Elektronika : konstrukcje, technologie, zastosowania
PL Przedstawiono propozycję strukturalnej realizacji na układzie FPGA regulatora optymalnego o najkrótszym czasie dojścia do zadanej pozycji. Regulatory optymalne charakteryzują się dużymi wymaganiami ze względu na przewidywalność ruchu, dzięki czemu możliwe jest osiągnięcie lepszych parametrów tego ru[...]
EN This article presents proposition of structural implementation on FPGA of time-optimal controller. Optimal controller requires high predictability of movement parameters and based on that allows to achieve bet-ter characteristics of that movement. It can be efficiently used as high-Ievel controller,[...]
5
100%
Pomiary Automatyka Kontrola
2013 R. 59, nr 8 754--756
PL W artykule przedstawiono propozycję zadania laboratoryjnego dotyczącego układów FPGA na poziomie drugiego roku studiów informatyki. Propozycja ta została poprzedzona badaniami ankietowymi preferencji u pracodawców. Pokazała ona jak ważna jest umiejętność wyobrażenia sobie struktury wynikającej z kod[...]
EN In this paper a laboratory exercise for FPGA teaching for the second-year students of computer science is presented. It is mainly focused not on a global FPGA companies but rather on a small/medium business profile. This proposal was preceded by a survey research. The authors decided to use two meth[...]
6
100%
Pomiary Automatyka Kontrola
2013 R. 59, nr 8 745--747
PL Architektura MOVE jest architekturą z wieloletnimi tradycjami, która jest raczej powszechnie, zdaniem autora, niedoceniana. Pozwala ona na taką organizację procesora, aby z jednej strony nie przerzucać ciężaru rozwiązania na część programową a z drugiej zachować bardzo dużą elastyczność, skalowalnoś[...]
EN In the article MOVE architecture based processor organization is proposed. That organization seems to suit highly hardware intensive tasks in FPGA better than von Neumann based soft processors. The resulting structure is largely scalable without the need for software rewriting and without problems s[...]
7
89%
Measurement Automation Monitoring
2015 Vol. 61, No. 7 367--369
EN The paper presents a sound synthesizer dedicated to parametric sound compression, but also able to generate any signal in the audible band. The synthesizer is realized on an FPGA platform, and it uses additive sound synthesis. The synthesizer is characterized by a high quality, faithful reproduction[...]
8
89%
Measurement Automation Monitoring
2015 Vol. 61, No. 7 373--375
EN This paper presents a concept of implementation of a remote programmable FPGA module on selected hardware platforms. The possibilities of programmable matrix configurations and different ways of data transmission through an appropriate interface are described. The measurement results of operating ti[...]
9
89%
Measurement Automation Monitoring
EN A simple single-chip, FPGA based oscilloscope was designed both to supply a user with a low-budget oscilloscope and to teach operation of such devices. The device implements basic functions of real oscilloscope, providing clear insight in processes of signal acquisition (employing FPGA built-in anal[...]
10
88%
Pomiary Automatyka Kontrola
2012 R. 58, nr 7 684-686
PL W pracy przedstawiono implementację układu służącego do estymacji siły oraz zmęczenia mięśni na podstawie sygnału elektromiograficznego (EMG), rejestrowanego za pomocą dwukanałowego wzmacniacza, oraz położenia stawu mierzonego za pomocą enkodera kwadraturowego. W matrycy FPGA zaimplementowano strukt[...]
EN This paper presents an FPGA implementation of the muscle force and fatigue estimation unit based on the analysis of an electromyography (EMG) signal measured with a two-channel amplifier and the joint position measured with a quadratic encoder. The contemporary systems use the root mean square (RMS)[...]
11
88%
Pomiary Automatyka Kontrola
PL W artykule przedstawiono nową metodę projektowania sterowników lokalnych ruchu drogowego w postaci specjalizowanych układów cyfrowych w strukturach FPGA. Pokazano, wspomagany komputerowo, proces budowy takich sterowników od etapu tworzenia algorytmów działania do prototypu specjalizowanego sterownik[...]
EN This article describes new method of the local traffic controllers designing as dedicated digital devices in FPGA structures. The computer aided designing controllers have been described starting from control algorithm to dedicated controller prototype. The results of the synthesis and implementatio[...]
12
88%
Pomiary Automatyka Kontrola
2008 R. 54, nr 8 523-525
PL W pracy przedstawiono sposób realizacji regulatora PID na matrycy FPGA. Omówiono implementację, wyniki symulacji stworzonego teoretycznego projektu oraz sposób jego fizycznej realizacji. Przedmiotem zainteresowania są możliwości wykonania w postaci cyfrowej jednego z typowych układów regulujących pr[...]
EN This article contains the method of realization the PID controller using the FPGA array. There were described the implementation, results of the simulation of the theoretical project and the methods of physical realization. The main topic is realizability of the digital version of the typical proces[...]
13
88%
Elektronika : konstrukcje, technologie, zastosowania
PL Artykuł przedstawia koncepcję cyfrowego procesora graficznego zdolnego do realizacji kilku operacji takich jak segmentacja obrazu, detekcja krawędzi oraz redukcja szumów. Układ ten stanowi realizację Sieci Synchronizowanych Oscylatorów (SSO) w technice cyfrowej. Cechy zaproponowanego układu zostały [...]
EN This paper proposes a digital image processor able to perform several image processing operations like image segmentation, edge detection and noise removal. This circuit is a digital realization of synchronized oscillators network. Properties of digital processor will be compared and discussed with [...]
14
75%
Przegląd Elektrotechniczny
2010 R. 86, nr 2 335-341
PL W niniejszym artykule przedstawiono zagadnienie synchronizacji przekształtników energoelektronicznych z trójfazową linią zasilającą. W początkowej części zawarty został krótki przegląd najczęściej stosowanych metod. Szczególnej analizie poddano pętlę synchronizacji fazowej SRF-PLL, bazująca na skład[...]
EN This paper concerns synchronization structures for grid-connected three-phase power electronics converters. In the beginning the review of most popular techniques is presented. Furthermore the Synchronous Reference Frame Phase Locked Loop (SRF-PLL) method is analyzed in details. Its fundamentals and[...]
15
75%
Pomiary Automatyka Kontrola
2013 R. 59, nr 3 262--265
PL Artykuł prezentuje wykorzystanie metody Monte Carlo do analizy efektu podziału ładunku w detektorach półprzewodnikowych. Są one niezbędne do podnoszenia jakości obrazowania medycznego, gdyż ze względu na pojawiające się na krawędziach pikseli rozmycie obniża dokładność pomiaru zarówno pozycji jak i [...]
EN In recent years, there have been a lot of improvements in application of specific integrated circuits. New ideas have been also implemented in 2D X-Ray detectors which can be used in medical imaging. To understand the structure and the functionality of biological systems, there are required imaging [...]
16
75%
Pomiary Automatyka Kontrola
2011 R. 57, nr 8 889-891
PL W artykule przedstawiono wyniki badań dotyczących sprzętowej implementacji algorytmu detekcji twarzy w obrazach cyfrowych z wykorzystaniem układów programowalnych FPGA (Xilinx). Przeprowadzono symulację algorytmu w środowisku PC - Matlab. Przebadany wstępnie algorytm zaimplementowano w układzie FPGA[...]
EN In this paper there are presented recent results of the authors' work on implementation of face detection algorithms in digital images based on FPGA technology from Xilinx. There was considered a number of existing face detection methods, described in papers [1-3] to find out which one is the best f[...]
17
75%
Pomiary Automatyka Kontrola
2010 R. 56, nr 7 711-713
PL W artykule przedstawiono wyniki badań dotyczących implementacji układów generatorów chaosu w układzie FPGA Virtex 5FXT. Podano opis oraz porównanie sposobów realizacji obliczeń, które umożliwiają generowanie chaotycznego ciągu liczb w zależności od przyjętych parametrów początkowych. Dokonano weryfi[...]
EN The paper presents results of a study on implementation of digital chaos generators in the FPGA Virtex 5FXT device. There are described three mappings: logistic, Hénon and Rössler. The impact of fixed-point number representation on precision was tested. All waveforms (chaotic series) were experiment[...]
18
75%
Pomiary Automatyka Kontrola
2010 R. 56, nr 7 749-751
PL Artykuł przedstawia implementację sprzętową szeregowego interfejsu komunikacyjnego dla układów FPGA firmy Xilinx z serii Virtex. Rozwiązanie opiera się na wbudowanych w układy tej serii moduły SERDES i jest dedykowane dla zastosowań wymagających dużych przepływności. Interfejs charakteryzuje się ska[...]
EN The paper presents hardware implementation of serial communication interface for Xilinx Virtex series programmable devices. The proposed solution is based on embedded SERDES modules of these devices and shows practical realisation of fast interface for multimedia purposes, where high bitrates are re[...]
19
75%
Pomiary Automatyka Kontrola
2012 R. 58, nr 7 632-634
PL Współczynniki dyskretnej transformaty falkowej reprezentują własności przestrzenne otoczenia punktu, dla którego są wyliczane i wyliczane są na podstawie wartości z tego otoczenia. Rozmiar otoczenia zależy od poziomu dekompozycji i długości filtrów. Korzystając z tej własności zaproponowano metodę i[...]
EN The paper presents a method for implementation of 3D discrete wavelet transform in FPGA. The method is based on direct calculation of coefficients at the desired level of decomposition. The previous methods [5, 6, 7] use complex architectures with multilevel processing, mapping the lifting scheme or[...]
20
75%
Pomiary Automatyka Kontrola
2012 R. 58, nr 7 629-631
PL W niniejszym artykule opisano dedykowany moduł akceleracji obliczeń filtracji FIR (filtrów o skończonej odpowiedzi impulsowej) o nazwie xsp_calc. Moduł ten jest kompatybilny ze środowiskiem EDK (Embedded Development Kit) firmy Xilinx oraz magistralą PLB (Processor Local Bus). Na magistrali PLB ninie[...]
EN In this paper a dedicated module compatible with PLB (Processor Local Bus) and EDK (Embeddded Development Kit) provided by Xilinx is described. This module accelerates FIR (Finite Impulse Response) operations as well as average value and RMS (Root Mean Square) calculations. This module was employed [...]
first rewind previous Strona / 29 next fast forward last