Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 19

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  control unit
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
EN
The article gives results of the development of the system of monitoring for photovoltaic power installations with different configuration to study the factors, increasing their productivity. Differentiation of impact, made by the components of different structure of photovoltaic power installations is made by application of three independent controlled channels of energy extraction from photovoltaic panels: fixed focused, with application of solar tracker and with application of solar tracker, having flat mirror concentrators. To secure originality of the record of the electric energy, produced by photovoltaic panels, we have developed unit of control for discharging current of battery banks in each channel. It supports equal level of their charge. Amount of the produced electric energy in each channel is estimated by the value of discharge. Control and measuring system is made on the base of virtual devices with hardware unit of input/output of NI USB-6009 type, produced by National Instruments Company, with software LabVIEW. In the research, software code of the system of monitoring and front panel of operator have been developed. The work provides photos of the developed experimental stand.
PL
W artykule przedstawiono stanowiska laboratoryjne do badania silnika z magnesami trwałymi, zrealizowane w ramach projektu inżynierskiego. Scharakteryzo¬wano elementy składowe stanowiska, opisano wykonany układ sterowania silnikiem, który umożliwia pracę silnika w trybie silnika krokowego bądź w trybie silnika bezszczotkowego prądu stałego. Przedstawiono również wyniki badań zarówno układu sterowania, jak i silnika pracującego w obu trybach.
EN
Laboratory stand for testing permanent magnet motor, built for engineering project required in B.Sc. thesis is presented in the paper. Components of the laboratory stand are characterized. The designed control unit, which enables operation of PM motor either in stepper motor mode or in BLDC motor mode, is described. The results of investigations of control unit and the PM motor are presented as well.
3
Content available A control unit for a pulsed NQR-FFT spectrometer
EN
This paper describes the development of functional and algorithmic methods to automate pulsed NQR-FFT radiospectrometer. Module controlling this device is based on a programmable logic device (PLD). The objective of this work is to develop a control unit for operational control and setting all required parameters portable NQR radiospectrometer. Radiospectrometer control module is designed as a block structure, which includes the main board, LCD, controls and ports IO. The sample unit tested in complex with frequency synthesizer and NQR radiospectrometer pulse sequences shaper. The test results showed the device matching its functionality to all regulations that apply to this class of relaxation and pulsed resonance spectroscopy equipment.
PL
W artykule opracowano funkcjonalne i algorytmiczne metody automatyzacji spektrometru NQR z szybką transformatą Fouriera do kontroli operacyjnej i nastawiania wszystkich koniecznych jego parametrów. Podstawą modułu sterowania spektrometrem jest układ PLD. Urządzenie jest wykonane w postaci struktury blokowej, która zawiera: płytę główną, wyświetlacz LCD, kontroler i porty wejścia-wyjścia. Przeprowadzono testy modułu w połączeniu z syntezatorem częstotliwości i układem formowania impulsówsekwencji radiospektrometru NQR. Wyniki testów pokazały, że funkcjonalne możliwości moduł odpowiadają wymaganiom, które są stawiane urządzeniom spektroskopii relaksacyjnej i impulsowo-rezonansowej.
PL
W artykule przedstawiono zagadnienie sterowania w silnikach spalinowych o zapłonie samoczynnym zasilanych dwupaliwowo - ON i LPG. Omówione zostały dotychczasowe rozwiązania i przedstawiono propozycję autorów opartą na autorskim sterowniku integrującym zadania sterowania klasycznym układem CR ze sterownikiem pozwalającym na dawkowanie LPG.
EN
The article presents the problem of control of internal combustion ignition powered dually - diesel and LPG. Discusses existing solutions and presents a proposal based on the authors' copyright controller integrating control tasks CR classical system with the controller allows the dosage of LPG.
5
Content available remote Analiza systemu klimatyzacji dwuprzewodowej z wykorzystaniem pompy ciepła
PL
Celem publikacji jest analiza systemu klimatyzacji dwuprzewodowej z wykorzystaniem pompy ciepła współpracującej z chłodnicą centrali klimatyzacyjnej i nagrzewnicą przewodową. Przedstawiono przykład projektowania systemu klimatyzacji dwuprzewodowej z wykorzystaniem pompy ciepła oraz dokonano obliczeń niezbędnych w doborze urządzeń pracujących w systemie. Sporządzono obliczenia klimatyzacji dwuprzewodowej dla założonych w projekcie parametrów, dzięki czemu możliwe było określenie mocy chłodniczej i grzewczej potrzebnej do klimatyzacji pomieszczeń w celu zapewnienia komfortu cieplnego. Dla obliczonej mocy chłodniczej dokonano doboru pompy ciepła firmy VATRA, zapewniając źródło chłodu dla chłodnicy centrali klimatyzacyjnej oraz źródło ciepła dla nagrzewnicy powietrza. Ciepło, które powstało podczas eksploatacji pompy ciepła, jest alternatywnym źródłem energii zapewniającym odpowiednie parametry w pomieszczeniach. Zamieszczony w pracy schemat ilustruje powiązanie systemu klimatyzacji dwuprzewodowej współpracującej z pompą ciepła, gdzie pompa ciepła jest głównym źródłem zasilania chłodnicy w chłód, a nagrzewnica powietrza w ciepło. Parametry powietrza w pomieszczeniach przedstawiono w formie graficznej w postaci wykresu i-x Moliera. Opisano możliwości zagospodarowania nadwyżek ciepła, które powstały podczas eksploatacji pompy ciepła.
EN
The publication presents the example of designing the two-wire air-conditioning system with the use of heat pump. What is more, there are calculations presented, which are indispensable when it comes to the selection of devices working in the system. Two-wire air- conditioning calculations have been made for the parameters established in the project. Thanks to that fact, it was possible to determine cooling and heating power needed for the air-conditioning of the accomodations in order to provide thermal comfort. For the calculated cooling power, VATRA heat pump has been selected. It provides the source of coolness for the cooler of air-handling unit and on the other hand the source of heat for the air-heater. Heat, which was generated during the operating of the heat pump is an alternative source of energy, which guarantees suitable parameters in accommodations. The scheme enclosed in the work, illustrates the connection between two-wire airconditioning system using heat pump, where the pump is the main source of coolness for the cooler and the air -heater which is the main source of heat. The air parameters in rooms were shown in graphic form by means of i-x Molier's diagram. Additionally there were several proposals presented on how to manage the heat excesses, which occured during the operating of the heat pump.
6
Content available remote Design of microprogrammed controllers to be implemented in FPGAs
EN
In the article we propose a new design method for microprogrammed controllers. The traditional structure is improved by modifying internal modules and connections. Such a solution allows reducing the total number of logic elements needed for implementation in programmable structures, especially Field Programmable Gate Arrays (FPGAs). Detailed results of experiments show that on the average the application of the proposed methods yields up to 30% savings as far as the destination device is considered.
PL
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
EN
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
8
PL
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
EN
A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
9
Content available remote Dekompozycja skończonych automatów stanów
PL
Celem tego artykułu było przedstawienie i omówienie algorytmu partycjonowania skonczonych automatów stanów i narzedzia CAD, które go implementuje. Algorytm został zilustrowany w pełni działajacym przykładem. W dalszych pracach należałoby się skupić nad opracowaniem algorytmów umożliwiających automatyczne uzyskanie zbioru podziału. W tym celu należy jednak przetworzyć dodatkowe informacje takie, jak wymagany czas wykonania, czy prawdopodobieństwo wystąpienia przejścia. Implementacja takiego algorytmu może być bardzo złożona i należy rozważyc zastosowanie algorytmów genetycznych lub systemu wnioskujacego do tego celu.
EN
Popular way for realization of control units are finite state machines. Up-to-date control unit circuits very often are implemented using PLDs. Microprocessors can be also considered as a solution taking costs into account. But very often microprocessors are too slow for realization control units of digital systems. The partitioning of state machines can be a solution for this problem allowing a parallel execution of state machines, keeping performance and cost at adequate levels. In this case, the time critical part of the control unit can be implemented in fast FPGA device and other parts can be realized by cheaper platforms. The problems and algorithms of partitioning of state machines are discussed in this paper. A CAD tool for partitioning implementing the proposed algorithm is also presented.
10
Content available remote Structural decomposition of finite state machines
EN
New architectures of FPGA devices combine different type of logic elements like look-up tables, flip-flops and memory blocks. But standard synthesis methods utilize only look-up tables and flip-flops and it makes that device utilization is not optimal one. Methods of synthesis and implementation of Mealy finite state machines into FPGAs there are presented in this article. Synthesis methods are based on the architectural decomposition of logic circuit of FSM and multiple encoding of some its parameters. Architectures of such designed structures are based on existence of decoders as second-level circuits. There is also proposed hardware implementation into FPGAs of developed multi-level structures. The hardware implementation is based on an implementation with use of look-up tables and memory blocks together. The combinational circuit and the register are implemented with use of logic blocks, like in standard realizations. While, decoders are implemented with use of memory blocks. Such realization leads to balanced and rational usage of hardware resources of modern FPGA devices.
PL
W artykule została omówiona budowa oraz implementacja w strukturze FPGA rejestru wyjściowego w układzie cyfrowym skończonego automatu stanów z wyjściami typu Mealy'ego przy zastosowaniu liniowego przekształcenia mikroinstrukcji. Przy zastosowaniu liniowego przekształcenia mikroinstrukcji wszystkie mikrooperacje wchodzące w skład jednej mikroinstrukcji generowane są szeregowo. W sytuacji gdy nie zaburzy to działania całego systemu może zostać zastosowany rejestr wyjściowy zbudowany z przerzutników typu D, jednak w sytuacji kiedy wymagane jest aby wszystkie mikrooperacje wchodzące w skład jednej mikroinstrukcji generowane były równolegle niezbędne jest zastosowanie specjalnej organizacji rejestru wyjściowego. Zaproponowany w artykule rejestr zapamiętuje kolejne mikrooperacje wchodzące w skład jednej mikroinstrukcji a po załadowaniu ostatniej mikrooperacji wystawia na wyjściu całą mikroinstrukcję. Taki stan wyjść utrzymywany jest aż do momentu całkowitego zapisania kolejnej mikroinstrukcji, która pojawi się na wyjściu dopiero po jej całkowitym zapisaniu w rejestrze. W celu identyfikacji końca mikroinstrukcji wprowadzony jest dodatkowy sygnał, który ustawiany jest jednocześnie wraz z ostatnią mikrooperacją wchodzącą w skład danej mikroinstrukcji.
EN
In this paper, the structure and implementation into FPGA device of output register of digital circuit of finite state machine with Mealy outputs and applied verticalization of microinstructions is described. After verticalization of microinstructions all microoperations from this microinstruction are generated serially. If such manipulation do not affect properly working of whole system there can be applied regular output register be means of D type flip-flops. In the case, when there is required parallel execution of all microoperations there is also required applying of special architecture of output register. The proposed architecture of output register is build up two levels of registers. The register (T type) of first level remember serially generated microoperations from one microinstruction. When whole microinstruction is written into this register then it is stored in the register (D type) of second level. Value of the register of second level is not changed until next microinstruction is fully written. The end of microinstruction is indicated by special additional signal y0. It is generated parallel with last microoperation from particular microinstruction. This signal is used to store whole microinstruction in the register of second level and to reset the register of first level.
PL
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych w programowalnym układzie matrycowym do implementacji skończonego automatu stanów (FSM) z wyjściami typu Mealy'ego. Zaproponowana metoda oparta jest na liniowym przekształceniu początkowej sieci działań. W rezultacie takiego przekształcenia wszystkie mikrooperacje w przekształconej sieci działań stają się kompatybilne. Umożliwia to zakodowanie każdej mikrooperacji za pomocą binarnego kodu na możliwie minimalnej liczbie bitów. W sytuacji takiej do implementacji systemu mikrooperacji potrzebny jest tylko jeden dekoder. Dodatkowo w celu zachowania tej samej liczby stanów do generowania kolejnych adresów mikrooperacji wykorzystany zostaje licznik. Metoda ta zapewnia zmniejszenie liczby wyjść części kombinacyjnej automatu Mealy'ego w porównaniu z tą samą charakterystyką automatu Mealy'ego z kodowaniem kompatybilnych mikrooperacji. W artykule zaproponowana również została metoda syntezy z wykorzystaniem powyższych przekształceń. Metoda ta została zilustrowana przykładem.
EN
The method of decreasing of logic amount in programmable device implementing the logic circuit of finite state machine (FSM) is proposed. Method is based on verticalization of flow chart. As a result of verticalization all microoperations are compatible ones. It permits to encode each microoperation by code with minimal possible number of bits. In this case only one decoder is used for implementation of the microoperations system. Additionally, there is used a counter for generation of microoperations addresses. This manipulation allows to secure the same number of states like for algorithm before verticalization. This method permits to minimize number of outputs of the combinational part of Mealy FSM in comparison with the same characteristic of Mealy FSM with encoding of fields of compatible microoperations.
PL
W referacie została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych w programowalnym układzie matrycowym do implementacji skończonego automatu stanów (FSM) z wyjściami typu Mealy'ego. Zaproponowana metoda oparta jest na liniowym przekształceniu początkowej sieci działań. W rezultacie takiego przekształcenia wszystkie mikrooperacje w przekształconej sieci działań stają się kompatybilne. Umożliwia to zakodowanie każdej mikrooperacji za pomocą binarnego kodu na możliwie minimalnej liczbie bitów. W sytuacji takiej do implementacji systemu mikrooperacji potrzebny jest tylko jeden dekoder. Dodatkowo w celu zachowania tej samej liczby stanów zastosowano adresowanie mikroinstrukcji. Adres mikroinstrukcji generowany jest przez układ kombinacyjny automatu, następnie dekoder generuje mikrooperację na podstawie adresu mikroinstrukcji i kodu mikrooperacji, generowanego przez licznik mikrooperacji. Metoda ta zapewnia zmniejszenie liczby wyjść części kombinacyjnej automatu Mealy'ego w porównaniu z tą samą charakterystyką automatu Mealy`ego z kodowaniem klas kompatybilnych mikrooperacji.
EN
The method of decreasing of logic amount in programmable device implementing the logic circuit of finite state machine (FSM) is proposed. Method is based on verticalization of flow chart. As a result of verticalization all microoperations are compatible ones. It permits to encode each microoperation by code with minimal possible number of bits. In this case only one decoder is used for implementation of the microoperations system. Additionally, there is used a register for microinstruction addresses and a counter for generation of code of microoperation. This manipulation allows to secure the same number of states like for algorithm before verticalization. This method permits to minimize number of outputs of the combinational part of Mealy FSM in comparison with the same characteristic of Mealy FSM with encoding of fields of compatible microoperations.
PL
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Mealy'ego w matrycowym układzie programowalnym. Zaproponowana metoda oparta jest na szeregowym przekształceniu mikroinstrukcji. W rezultacie takiego zabiegu wszystkie mikrooperacje w nowo powstałej tablicy przejść-wyjść automatu będą kompatybilne. Umożliwia to zakodowanie każdej mikrooperacji za pomocą binarnego kodu na możliwie minimalnej liczbie bitów. W sytuacji takiej do implementacji systemu mikrooperacji potrzebny jest tylko jeden dekoder. Metoda ta pozwala na zmniejszenie liczby wyjść części kombinacyjnej automatu Mealy'ego w porównaniu z realizacją jako automat Mealy'ego z kodowaniem klas kompatybilnych mikrooperacji.
EN
The method of decreasing of logic amount in FPGA device implementing the logic circuit of finite state machine (FSM) is proposed. Method is based on verticalization of microinstructions. As a result of verticalization all microoperations of direct structural table (DST) are compatible ones. It permits to encode each microoperation by code with minimal possible number of bits. In this case only one decoder is used for implementation of the microoperations system. This method permits to minimize an amount of outputs of the combinational part of Mealy FSM in comparison with the same characteristic of Mealy FSM with encoding of fields of compatible microoperations.
PL
W artykule została zaprezentowana metoda optymalizacji kosztu układu logicznego skończonego automatu stanów z wyjściami typu Mealy'ego. Metoda opiera się na transformacji kodów obiektów w systemie funkcji wzbudzeń przerzutników. Jako obiekt automatu Mealy'ego rozumie się wewnętrzny stan automatu i zbiór mikrooperacji. Głównym założeniem jest aby stan wewnętrzny był reprezentowany jako funkcja zbioru mikrooperacji i identyfikatorów. Zastosowanie metody łączy się z wykorzystaniem specjalnego konwertera kodu w układzie logicznym automatu stanów.
EN
The method of optimization of the cost of logical circuit of Mealy finite-state-machine is proposed. Method is based on the transformation of the objects codes in the system of excitation functions of flip-flops. The objects of Mealy FSM are internal states and sets of microoperations. The main idea is to express the states as some functions of the sets of microoperations and identifications. The application of the method is connected with applying of special code converter in the logic circuit of the logic circuit of FSM.
PL
W artykule zaprezentowano sposób projektowania mikroprogramowanego układu sterującego z wykorzystaniem metody współdzielenia kodów. W metodzie tej wprowadzono specjalny transformer adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Metoda umożliwia zmniejszenie rozmiaru pamęci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących.
EN
The method of design of compositional microprogram control unit with code sharing is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design.
17
Content available remote Sterowanie systemem mechatronicznym
PL
W opracowaniu omówiono problem sterowania systemem mechatronicznym na przykładzie samochodowej przekładni bezstopniowej. Wskazano na możliwości poprawy jakości działania przekładni wiążące się z elastycznością układu sterowania. Scharakteryzowano przykładowe algorytmy sterowania. Przedstawiono sposób wykorzystania modelu matematycznego i wyników badań doświadczalnych w procesie syntezy algorytmu sterowania.
EN
In this paper the control problem of mechatronics system has been considered. The continuously variable transmission was taken as an example. The possibilities of work quality improvement, connected with elasticity of control unit have been shown. The examples control algorithms have been characterized. Also the way of mathematical model and experimental results application, in the process of control algorithm synthesis, has been considered.
EN
A method of improving of characteristics of Mealy FSM with encoding of the fields of the compatible microoperations is proposed. Method is based on verticaIization of initial flow-chart that permits to reach the fuli compatibility of all microoperations. In this case only one decoder in needed to implement the system of FSM microoperations. The organization of FSM logic drcuit with register for microinstruction code and counter for microoperation code is shown. Method of drcuit synchronization using specjal signal is proposed. Method of microoperation encoding, that permits to decrease required logic for decoder, is also proposed. An example of proposed method application is given.
19
Content available remote Układ sterowania miniaturowego robota kroczącego
PL
W artykule przedstawiono charakterystykę konstrukcji i oprogramowania dwuprocesorowego energooszczędnego układu sterowania miniaturowego robota kroczącego o 14 stopniach swobody. Poszczególne jednostki kinematyczne robota napędzane są serwomechanizmami przemieszczeń kątowych sterowanymi cyfrowo metodą dewiacji czasowej impulsów. Komunikacja z układem sterowania realizowana jest w trybie naprzemiennej transmisji szeregowej. W warstwie aplikacyjnej zaimplementowano protokól MODBUS-RTU. Układ sterowania może mieć zastosowanie także w konstrukcjach prototypowych robotów innych klas.
EN
In the paper the multi-processor low power consumption control unit for miniature stepping robots with up to 14 of freedom degrees was presented. The robots joints are driven by the miniature encapsulated DC rotational servomotors controlled by the time pulse deviation modulation technique. The control unit can be particularly applied for remote control of inspection robots taking advantages of cable or wireless communication facilities. The control unit is capable to transmit data with the speed up to 115200 Bd. Well proved, MODBUS-RTU protocol was implemented.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.