Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 13

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
Współczesne metody oceny walorów estetycznych krajobrazu bazują na danych ilościowych (np. formy ukształtowania i pokrycia terenu), jakościowych (np. badania opinii publicznej) oraz odnoszących się do wrażeń emocjonalnych (np. krzywa wrażeń Wejcherta). Przyjmując hipotezę, iż prace malarskie oraz fotografia krajobrazowa stanowią źródła danych o przeżyciach estetycznych związanych z pejzażem, zaproponowano metodę oceny potencjału inspiracji estetycznych (artystycznych) krajobrazu. Badania prowadzono w Kazimierzu Dolnym. Analizowano odwzorowujące te tereny prace malarskie zgromadzone w tutejszych galeriach sztuki oraz prace fotograficzne zawarte w 2 albumach fotograficznych. Liczono, ile razy poszczególne miejsca i obiekty były uwieczniane, a liczbę odwzorowań przyjęto za wskaźnik potencjału inspiracji estetycznych/artystycznych krajobrazu. Przestrzenną zmienność wskaźnika przedstawiono w formie kartogramów zbudowanych na podstawie systemu jednostek architektoniczno – krajobrazowych.
EN
The current methods of aesthetic landscape value assessment base on quantitative data (eg. landform and landcover), qualitative data (eg. public opinion surveys) but also information related to emotional impressions (eg. Weichert’s experience curve). Based on the hypothesis that paintings and photographs are the source of information about the aesthetic experience associated with the landscape, we proposed a method of the aesthetic landscape value assessment. The research was done in Kazimierz Dolny. It was based on paintings collected in the local art galleries and the photographic works presented in two photo-albums of Kazmierz Dolny. It was registered how many times each particular place or object had been immortalized in the analyzed works. The number of these images was considered as an index of the landscape aesthetic inspiration potential. The spatial distribution of the elaborated index was presented as cartograms of basic landscape units.
EN
Between 1996 and 2016 the activity of alkaline phosphatase in the littoral water of Lake Piaseczno was researched in fiveyear measurement cycles. Samples of water from the area corresponding to the agricultural sector of the lake catchment area were used as the research material. Simultaneously, the content of nitrogen and phosphorus compounds in the soils of the agricultural sector of Lake Piaseczno was investigated. Between 1996 and 2006 the activity of alkaline phosphatase in the water under study was similar and exhibited a slight increasing tendency. In the consecutive measurement cycles (2011 and 2016) the activity of the enzyme in the water increased significantly. The research also proved that every year the content of mineral forms of nitrogen and assimilable phosphorus in the soil surrounding the lake tended to increase. The enzymatic parameter under study was used as an indicator of lake eutrophication. The research revealed that during the period under analysis the trophicity of Lake Piaseczno increased.
PL
W latach 1996-2016, w 5-letnim cyklu pomiarowym, badano aktywność fosfatazy zasadowej w wodzie litoralnej Jeziora Piaseczno. Obiektem badań były próbki wody pochodzące z obszaru odpowiadającego sektorowi rolniczemu zlewni jeziora. Równolegle badano także zawartość związków azotu i fosforu w glebach przybrzeżnych sektora rolniczego Jeziora Piaseczno. W latach 1996-2006 aktywność fosfatazy zasadowej w badanych wodach utrzymywała się na zbliżonym poziomie, wykazując niewielką tendencje wzrostową. Natomiast w kolejnych cyklach pomiarowych (2011 i 2016) zanotowano istotny wzrost aktywności tego enzymu w badanej wodzie. Wykazano także wzrastającą z roku na rok zawartość mineralnych form azotu i fosforu przyswajalnego w glebie przybrzeżnej jeziora. Opierając się na badanym parametrze enzymatycznym jako jednym ze wskaźników eutrofizacji jezior stwierdzono, że w analizowanym okresie wystąpił wzrost troficzności zbiornika Piaseczno.
EN
Lublin, one of the largest and fastest growing cities in Poland. Numerous investments and modernization of existing infrastructure requires development of new areas, often at the expense of areas performing nature functions in the city. Authors decided to compare the assumptions of the Local Development Plan of the Lublin city, and areas marked in planning documents as Ecological System of Protected Areas (ESOCh), versus reality determined on the basis of aerial photographs. By using simple geoinformatic tools, analysis of all attachments for LDP part of ESOCh area in the administrative borders of Lublin became possible. For georeferencing in this study we used a digital orthophotomap of Lublin. Based on the analyzes made for this study, it was found that only 40.3% of the city area is covered by Local Development Plan and that they also cover a part of analyzed ESOCh fragments (20.7%). We determined that only 63% of the study area is consistent with the functions envisaged by ESOCh and that the remaining 37.7% in LDP have been designated as: residential areas (16.29%), areas of economic activity (13.32%), services areas (3, 62%), and technical infrastructure (4.13%). The authors point out the need for a change in the way of preparing and publishing urban planning documents to all interested parties, based on geoinformation tools.
PL
W artykule przedstawiono metodę syntezy mikroprogramowalnego układu sterującego z użyciem wbudowanych bloków pamięci, która jest ukierunkowana na zmniejszenie rozmiaru układu sterującego poprzez zastosowanie transformacji kodów klas pseudorównoważnych w pamięci. Podejście takie pozwala uzyskać uproszczoną formę funkcji przejścia części adresowej układu, dzięki któremu możliwa jest redukcja zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD bez zmniejszenia wydajności systemu cyfrowego.
EN
A method for decreasing the number of programmable array logic (PAL) macrocells in a logic circuit of the Moore finite-state-machine (FSM) is proposed. Programmable logic devices are nowadays widely used for implementation of control units (CU). The problem of CU optimization is still actual in computer science and its solution enables reduce the cost of the system. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing the digital system performance. An example of application of the proposed method is given. A control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of the FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It allows using different sources for representation of a current state code.
PL
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
EN
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
6
PL
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
EN
A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
7
EN
Method of decreasing of the number of PAL macrocells in logic circuit in Moore FSM is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
PL
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
8
EN
Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. This method is based on the implementation of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. The proposed approach allows minimizing hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
PL
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W tym artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech.
9
Content available remote Hardware reduction for Moore FSM implemented with CPLD
EN
A method of combined state assignment is proposed which targets on a decrease in the hardware amount (the number of PAL macrocells) in combinational part of Moore nnite-state-machine (FSM). Some peculiarities of Moore FSM such as existence of pseu-doequivalent states and dependence of output functions on states as well as a wide fan-in of PAL macrocells are used to optimize the hardware amount. It allows hardware amount decrease without decreasing in performance of the controlled digital system. An example of application of proposed method is given. Some results of experiments based on the probabilistic approach are demonstrated. It is shown that the proposed method always leads to decrease in the hardware amount in comparison with the known methods of Moore FSM synthesis.
10
EN
Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. The method is based on simultaneous application of refined state assignment and transformation of the codes of pseudoequivalent states into codes of their classes. The proposed approach permits to decrease the hardware amount without decrease of digital system performance. The results of experiments are shown.
PL
W pracy przedstawiona została metoda zmniejszania ilości makrokomórek w układach typu PAL przy pomocy automatów Moore'a FSM. Metoda ta bazuje na wykorzystaniu wyznaczonych stanów i przekształceniu kodu klasy pseudorównoważnych stanów w odpowiedni kod danej klasy. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
PL
W pracy przedstawiona została metoda zmniejszania ilości makro-komórek w układach typu PAL przy pomocy skończonych automatów stanów z wyjściami typu Moore'a. Metoda ta jest oparta na wykorzystaniu nieużywanych wyjść osadzonych obszarów pamięci w celu reprezentacji kodu klasy pseudo-równoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
EN
Method of decrease of number of PAL macrocells in the circuit of Moore FSM is proposed. Method is based on usage of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. Proposed approach permits to decrease the hardware amount without decrease of digital system performance. An example of application of proposed method is given.
12
Content available Optimization of logic circuit of Moore FSM on CPLD
EN
Method of decrease of number of PAL macrocells in the circuit of Moore FSM is proposed. Method is based on usage of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. Proposed approach permits to decrease the hardware amount without decrease of digital system performance. An example of application of proposed method is given.
PL
W pracy przedstawiona została metoda zmniejszania ilości makro-komórek w układach typu PAL przy pomocy automatów Moore'a FSM. Metoda ta jest oparta na wykorzystaniu nieużywanych wyjść osadzonych obszarów pamięci w celu reprezentacji kodu klasy pseudo-równoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
13
Content available remote Reduction in the number of PAL macrocells in the ciruit of a Moore FSM
EN
Optimization methods of logic circuits for Moore finite-state machines are proposed. These methods are based on the existence of pseudoequivalent states of a Moore finite-state machine, a wide fan-in of PAL macrocells and free resources of embedded memory blocks. The methods are oriented to hypothetical VLSI microcircuits based on the CPLD technology and containing PAL macrocells and embedded memory blocks. The conditions of effective application of each proposed method are shown. An algorithm to choose the best model of a finite-state machine for given conditions is proposed. Examples of proposed methods application are given. The effectiveness of the proposed methods is also investigated.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.