Wyniki wyszukiwania - BazTech

1

Low-cost ANS encoder for lossless data compression in FPGAs

Pastuła Magdalena, Russek Paweł, Wiatr Kazimierz

International Journal of Electronics and Telecommunications

|

2024

|

Vol. 70, No. 1

219--228

EN

We present the implementation of the hardware ANS compressor in FPGAs. The main goal of the design was to propose a solution suitable to low-cost, low-energy embedded systems. We propose the streaming-rANS algorithm of the ANS family as a target for the implementation. Also, we propose a set of algorithm parameters that substantially reduce the use of FPGA resources, and we examine what is the influence of the chosen parameters on compression performance. Further, we compare our design to the lossless codecs found in literature, and to the streaming-rANS codecs with arbitrary parameters.

2

IR detection module with integrated real-time FIR filter implemented in FPGA

Achtenberg Krzysztof, Mikołajczyk Janusz, Bielecki Zbigniew

International Journal of Electronics and Telecommunications

|

2024

|

Vol. 70, No. 1

175--182

EN

Infrared detectors are usually characterized by 1/f noise when operating with biasing. This type of noise significantly reduces detection capabilities for low-level and slow signals. There are a few methods to reduce the influence of 1/f noise, like filtering or chopper stabilization with lock-in. Using the first one, a simple 1st-order analog low-pass filter built-in amplifier usually cuts off 1/f noise fluctuations at low frequencies. In comparison, the stabilization technique modulates the signal transposing to a higher frequency with no 1/f noise and then demodulates it back (lock-in amplifiers). However, the flexible tuned device, which can work precisely at low frequencies, is especially desirable in some applications, e.g., optical spectroscopy or interferometry. The paper describes a proof-of-concept of an IR detection module with an adjustable digital filter taking advantage of finite impulse response type. It is based on the high-resolution analog-to-digital converter, field-programmable gate array, and digital-to-analog converter. A microcontroller with an implemented user interface ensures control of such a prepared filtering path. The module is a separate component with the possibility of customization and can be used in experiments or applications in which the reduction of noises and unexpected interferences is needed.

3

Reducing the number of LUTs for Mealy FSMs with state transformation

Barkalov Alexander, Titarenko Larysa, Mielcarek Kamil

International Journal of Applied Mathematics and Computer Science

|

2024

|

Vol. 34, no. 1

167--178

EN

In many digital systems, various sequential blocks are used. This paper is devoted to the case where the model of a Mealy finite state machine (FSM) represents the behaviour of a sequential block. The chip area occupied by an FSM circuit is one of the most important characteristics used in logic synthesis. In this paper, a method is proposed which aims at reducing LUT counts for FPGA-based Mealy FSMs with transformation of state codes into FSM outputs. This is done using the combined state codes. Such an approach allows excluding a block of transformation of binary state codes into extended state codes. The proposed method leads to LUT-based Mealy FSM circuits having exactly three levels of logic blocks. Under certain conditions, each function for any logic level is represented by a circuit including a single LUT. The proposed approach is illustrated with an example of synthesis. The results of experiments conducted using standard benchmarks show that the proposed method produces LUT-based FSM circuits with significantly smaller LUT counts than is the case for circuits produced by other investigated methods (Auto and One-hot of Vivado, JEDI, and transformation of binary codes into extended state codes). The LUT count is decreased by an average of 17.96 to 91.8%. Moreover, if some conditions are met, the decrease in the LUT count is accompanied with a slight improvement in the operating frequency compared with circuits based on extended state codes. The advantages of the proposed method multiply with increasing the numbers of FSM inputs and states.

4

Real-time operational load monitoring of a composite aerostructure using FPGA-based computing system

Mucha Waldemar

Bulletin of the Polish Academy of Sciences. Technical Sciences

|

2024

|

Vol. 72, nr 1

art. no. e148251

EN

Operational load monitoring (OLM) is an industrial process related to structural health monitoring, where fatigue of the structure is tracked. Artificial intelligence methods, such as artificial neural networks (ANNs) or Gaussian processes, are utilized to improve efficiency of such processes. This paper focuses on moving such processes towards green computing by deploying and executing the algorithm on low-power consumption FPGA where high-throughput and truly parallel computations can be performed. In the following paper, the OLM process of typical aerostructure (hat-stiffened composite panel) is performed using ANN. The ANN was trained using numerically generated data, of every possible load case, to be working with sensor measurements as inputs. The trained ANN was deployed to Xilinx Artix-7 A100T FPGA of a real-time microcontroller. By executing the ANN on FPGA (where every neuron of a given layer can be processed at the same time, without limiting the number of parallel threads), computation time could be reduced by 70% as compared to standard CPU execution. Series of real-time experiments were performed that have proven the efficiency and high accuracy of the developed FPGA-based algorithm. Adjusting the ANN algorithm to FPGA requirements takes some effort, however it can lead to high performance increase. FPGA has the advantages of many more potential parallel threads than a standard CPU and much lower consumption than a GPU. This is particularly important taking into account potential embedded and remote applications, such as widely performed monitoring of airplane structures.

5

FPGA-Based high speed two ways parallel histogram computation for grey image

Mahmood Riyadh Zaghlool, Abdullah Hiba-Allah Tariq

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 1

120--123

EN

In this paper approaches to the parallel architecture for local parallel histogram computation is studied. In this method, has been used many number of block RAM in FPGA based, each of them to perform a specific function must use a dual-ported of BRAM memory. These hardware techniques need one array of image and another one array for histogram. To reduce number of cycles in the FPGA implementation of our proposed technique read two operation memories at the same time.

PL

W tym artykule badane są podejścia do architektury równoległej do obliczania lokalnego histogramu równoległego. W metodzie tej wykorzystano wiele bloków pamięci RAM w układzie FPGA, każdy z nich do wykonywania określonej funkcji musi wykorzystywać dwuportową pamięć BRAM. Te techniki sprzętowe wymagają jednej tablicy obrazu i drugiej tablicy dla histogramu. Aby zredukować liczbę cykli w implementacji FPGA proponowanej przez nas techniki odczytujemy jednocześnie dwie pamięci operacyjne.

6

Design and implementation of high precision four channels up to 100MHz frequency meter and pulse generator using FPGA

Abdullah Hiba-Allah Tariq, Mahmood Riyadh Zaghlool, Alhaj Zber Sanabel Muhson

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 9

85--89

EN

The frequency counter, also called frequency meter, is an auxiliary tool for measuring the frequencies of digital signals, which often requires high measurement accuracy, which counts the number of cycles entered per second. These devices are widely used in designing electronics and telecommunications to measure wave frequency. In this paper, a high-precision 4-channel frequency meter up to 100MHz with an error rate of 0% was designed and implemented in addition to a liquid crystal display (LCD) to display the value of the input frequency to be measured and up to 100MHz pulse generator also for the system testing without the need to use an external pulse generator using (SPARTAN 3EXC3S500 FPGA).

PL

Częstotliwościomierz, zwany też częstościomierzem, jest narzędziem pomocniczym do pomiaru częstotliwości sygnałów cyfrowych, co często wymaga dużej dokładności pomiaru, która zlicza ilość wprowadzonych cykli na sekundę. Urządzenia te są szeroko stosowane w projektowaniu elektroniki i telekomunikacji do pomiaru częstotliwości fal. W tym artykule zaprojektowano i wdrożono bardzo precyzyjny 4-kanałowy miernik częstotliwości do 100 MHz ze stopą błędu 0% oraz wyświetlacz ciekłokrystaliczny (LCD) do wyświetlania wartości mierzonej częstotliwości wejściowej i do 100MHz generator impulsów również do testowania systemu bez konieczności stosowania zewnętrznego generatora impulsów z wykorzystaniem (SPARTAN 3E-XC3S500 FPGA).

7

Comparative analysis of low power implementation for AES algorithm in ARTIX 7 FPGA & ASIC

Manoj G., Roopa Jayasingh J., Divya P. S., Saravanan K.

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 6

23--26

EN

Encryption is a mandate in today’s information sharing based society. Various Algorithms have been proposed and used to implement encryption. The AES algorithm is one such encryption algorithm widely known for its faster encryption speeds and withstanding ability against cyberattacks. Its resilience comes from the fact that it can use 128 or 192- or 256-bit keys to encrypt 128, 192 or 256 bit plain text. The AES algorithm has been implemented in ASIC and FPGA to realize the best practices for the implementation of the algorithm for efficient usage. The power, area and timing analysis from both implementations have been compared to infer the best implementation strategy. The experimental results indicate that care has to be taken to reduce switching activity of signals which were observed to be the primary contributor of dynamic power consumption. Recommendations have been included to reduce signal switching power consumption during Logic BIST designs for the algorithm. The power analysis show that ASIC implementation of the AES algorithm would be much more beneficial in comparison to ARTIX 7 FPGA implementation.

PL

Szyfrowanie jest obowiązkiem w dzisiejszym społeczeństwie opartym na wymianie informacji. Zaproponowano i wykorzystano różne algorytmy do implementacji szyfrowania. Algorytm AES jest jednym z takich algorytmów szyfrowania, powszechnie znanym z większej szybkości szyfrowania i odporności na cyberataki. Jego odporność wynika z faktu, że może używać kluczy 128-, 192- lub 256-bitowych do szyfrowania zwykłego tekstu 128, 192 lub 256-bitowego. Algorytm AES został zaimplementowany w ASIC i FPGA, aby zrealizować najlepsze praktyki implementacji algorytmu w celu efektywnego wykorzystania. Porównano analizę mocy, obszaru i czasu z obu wdrożeń, aby wywnioskować najlepszą strategię wdrożenia. Wyniki eksperymentów wskazują, że należy zwrócić uwagę na zmniejszenie aktywności przełączania sygnałów, które były głównymi sprawcami dynamicznego poboru mocy. Uwzględniono zalecenia dotyczące zmniejszenia poboru mocy przy przełączaniu sygnału podczas projektowania logiki BIST dla algorytmu. Analiza mocy wykazała, że implementacja ASIC algorytmu AES byłaby dużo bardziej korzystna w porównaniu z implementacją ARTIX 7 FPGA.

8

Akceleracja sprzętowa metody momentów za pomocą układów FPGA

Topa Tomasz

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 8

17--20

PL

W artykule omówiono możliwości wykorzystania układów logiki programowalnej (FPGA) do przyspieszania obliczeń numerycznych związanych z metodą momentów (MoM), a konkretnie procesu wypełniania macierzy impedancyjnej. Wypełnianie macierzy impedancyjnej podzielono na osiem odrębnych zadań cząstkowych realizowanych w ramach jednego jądra obliczeniowego CPU/FPGA. Otrzymane wyniki symulacji komputerowej pokazują, że zastosowane podejście hybrydowe pozwala prawie trzykrotnie (2.96×) skrócić czas analizy numerycznej obiektów przewodzących w porównaniu do analizy prowadzonej przy użyciu konwencjonalnej (jednordzeniowej) implementacji referencyjnej.

EN

In this paper, an FPGA-based acceleration of the matrix assembly phase of the method of moments (MoM) is presented. To take advantages of the given hardware resources, the assembly phase of the MoM is divided into eight different sub-tasks which are performed concurrently during the runtime. Numerical results show that the proposed FPGA-based approach is about triple as fast as the reference single-core CPU implementation.

9

Development Of A Monitoring System For Electric Power Substations Based On Ios And Implementation Of Designs On FPGA

Kalimoldayev Maksat, Wójcik Waldemar, Shermantayeva Zhazira

International Journal of Electronics and Telecommunications

|

2023

|

Vol. 69, No. 4

819--824

EN

In this article, a monitoring system based on IoT technologies of the substation electrical system in the Republic of Kazakhstan was developed. At the moment, the operation of power systems is extremely important to maintain the frequency of electric current over time. For management and monitoring applications, it is necessary to take into account communication within acceptable limits. IoT technologies are considered the main functions in applications for monitoring and managing energy systems in real time, as well as making effective decisions on both technical and financial issues of the system, for monitoring the main form of data registration on an electric power substation in the city of Shymkent of the Republic of Kazakhstan, for consistent effective decision-making by system operators. In this work, an Internet of Things-based monitoring system was implemented and implemented for the substation of the power system using a specialized device built into the FPGA controller for fast integrated digitalization of transformer substations of real-time distribution electrical networks. The IoT platform also provides complete remote observability and will increase reliability for power system operators in real time. This article is mainly aimed at providing a practical application that has been implemented and tested.

10

ADC Emulation on FPGA

Tabassum Huma, Prathik BV Krishna, Hiremath Sujatha S.

International Journal of Electronics and Telecommunications

|

2023

|

Vol. 69, No. 3

425--430

EN

Analog-to-Digital Converters (ADCs) are devices that transform analog signals into digital signals and are used in various applications such as audio recording, data acquisition, and measurement systems [1]. Prior to the development of actual chip, there is a need for prototyping, testing and verifying the performance of ADCs in different scenarios. Analog macros cannot be tested on an FPGA. In order to ensure the macros function properly, the emulation of the ADC is done first. This is a digital module and can be designed in System Verilog. This paper demonstrates the design of the module on FPGA for Analog to Digital Converter (ADC) emulation. The emulation is done specific to the ADC macro which has programmable resolutions of 12/10/8/6 bit.

11

Technology mapping of multi-output functions leading to the reduction of dynamic power consumption in FPGAs

Opara Adam, Kubica Marcin

International Journal of Applied Mathematics and Computer Science

|

2023

|

Vol. 33, no. 2

267--284

EN

This article presents a synthesis strategy aimed at minimizing the dynamic power consumption of combinational circuits mapped in LUT blocks of FPGAs. The implemented circuits represent the mapping of multi-output functions. Properly selected multi-output functions are described using a new form of the binary decision diagram (BDD), which is an extension of pseudomulti-terminal BDDs (PMTBDDs) in the literature. The essence of limiting power consumption is to include additional parameters during decomposition, such as the switching activity associated with the switching PMTBDD (SWPMTBDD). In addition, we highlight the key importance of circuit optimization methods via non-disjoint decomposition when minimizing power consumption. An algorithm is proposed to assess the effectiveness of decomposition, considering several parameters, such as the number of non-disjoint decompositions as well as that of shared and non-shared bound functions or the switching activity. The results of experiments that demonstrate the effectiveness of the proposed methods are also included.

12

Open source experiment control hardware for quantum information processing and high energy physics

Kasprowicz Grzegorz, Kulik Paweł, Poźniak Krzysztof, Harty Tom, Balance Chris, Balance Tim, Bourdeauducq Sébastien, Jördens Robert, Allcock David, Nadlinger David, Britton Joseph W., Wawrzyniak Zbigniew, Slichter Daniel, Ospelkaus Christian, Kozakiewicz Paweł, Brown Ken, Hanasz Stanisław, Kamińska Anna, Kiepiela Marcin, Matyas Jakub, Mizrahi Jonathan, Przybysz Maciej, Risinger Drew, Sotirova Ana, Sowiński Mikołaj, Zhang Weida

Elektronika : konstrukcje, technologie, zastosowania

|

2023

|

Vol. 64, Nr 8

34--44

EN

Sinara is a modular, open-source measurement and control hardware ecosystem designed for beam-steering and quantum information processing applications that require deterministic high-precision timing. The Sinara system is based on industrial standards and comprises over 70 digital and analog input and output modules. The hardware is controlled and managed by ARTIQ, an open-source software system for experimental control that provides nanosecond timing resolution and sub-microsecond latency via a high-level programming language.

PL

Sinara to modułowa, typu „open-source”, platforma sprzętowo-programistyczna do pomiarów i kontroli, zaprojektowana dla zastosowań w akceleratorach cząstek i przetwarzaniu informacji kwantowej, które wymagają deterministycznego, precyzyjnego timingu. System Sinara opiera się na standardach przemysłowych i składa się z ponad 70 modułów cyfrowych i analogowych wejść i wyjść. Sprzęt jest kontrolowany i zarządzany przez ARTIQ, open-source’owe oprogramowanie do kontroli eksperymentów, które zapewnia rozdzielczość timingu na poziomie nanosekund i latencję w sub-mikrosekundach za pośrednictwem języka programowania wysokiego poziomu.

13

Electronic control system for the quantum computer infrastructure in the MIKOK project

Kasprowicz Grzegorz, Sowiński Mikołaj, Poźniak Krzysztof, Szmidt Jan, Przywózki Tomasz, Kulik Paweł, Kuś Marek, Wawrzyniak Zbigniew, Szczepański Paweł, Słowik Oskar, Życzkowski Marek, Marć Paweł, Pakuła Anna, Nawrat Aleksander, Daniec Krzysztof, Wereszczyński Kamil, Kuczerski Tomasz, Kawałek Radosław, Sadowski Marcin, Suleja Wawrzyniec, Witkowski Paweł

Elektronika : konstrukcje, technologie, zastosowania

|

2023

|

Vol. 64, Nr 8

72--75

EN

The practical implementation of algorithms on a quantum computer requires creating and stabilising qubits and their appropriate entanglement. Currently, one systemic solution is to create entangled qubits in ion traps. The structure of the Quantum Computer Unit based on the Ca40 blade ion trap of up to 100 ions, supported by integrated optical, control and reading systems, will be discussed. These system solutions are a vital part of the modular functional infrastructure of a quantum computer for civil and special IT applications as part of the NCBR project pk. MIKOK. The essential components of processes and functional phenomena, the control system based on the modular Sinara apparatus and the ARTIQ operating system, will be discussed along with the critical stages of the control process.

PL

Praktyczna realizacja algorytmów na komputerze kwantowym wymaga stworzenia i stabilnego utrzymania kubitów oraz ich odpowiedniego splątania. Obecnie jednym rozwiązań układowych jest tworzenie splątanych kubitów w pułapkach jonowych. Zostanie omówiona struktury techniczna Jednostki Komputera Kwantowego bazującej na pułapce jonowej typu „blade” Ca40 do 100 jonów, wspieranej zintegrowanymi systemami optycznym, sterowania i odczytu. Te rozwiązania układowe stanowią kluczową część modularnej funkcjonalnej infrastruktury komputera kwantowego do cywilnym i specjalnym zastosowań informatycznych w ramach projektu NCBiR pk. MIKOK. Zostaną omówione najważniejsze składowe procesy i zjawiska funkcjonalne, system sterowania oparty o modułową aparaturę Sinara oraz system operacyjny ARTIQ wraz z kluczowymi etapami procesu sterowania.

14

ARTIQ : open-source control system

Sowiński Mikołaj, Kasprowicz Grzegorz, Poźniak Krzysztof, Harty Tom, Balance Chris, Balance Tim, Bourdeauducq Sébastien, Jördens Robert, Allcock David, Nadlinger David, Britton Joseph W., Wawrzyniak Zbigniew, Slichter Daniel, Ospelkaus Christian, Brown Ken, Matyas Jakub, Mizrahi Jonathan, Risinger Drew, Sotirova Ana, Kulik Paweł, Zhang Weida

Elektronika : konstrukcje, technologie, zastosowania

|

2023

|

Vol. 64, Nr 8

45--48

EN

ARTIQ is a real-time control system designed to address complex challenges in quantum computing, specifically for ion-trapping experiments. It ensures precise timing and synchronization for different experimental setups, offering a timing precision at the nanosecond level. ARTIQ, open-source in nature, promotes transparency, reproducibility, and allows for the creation of customizations and extensions. It is developed globally by a community of scientists and engineers. ARTIQ’s versatility extends to communication with external laboratory equipment and integrates instructions into the experiment code. It also provides scalable solutions, such as the Distributed Real-Time I/O (DRTIO) that allows connection and control over many controllers. An essential feature of ARTIQ is its Python-based Domain Specific Language (DSL) that allows expressing experiment design in a commonly known programming language. ARTIQ, therefore, provides a flexible and scalable platform for quantum experiments.

PL

ARTIQ jest systemem sterowania w czasie rzeczywistym zaprojektowanym specjalnie w celu sprostania potrzebom eksperymentów fizyki kwantowej, szczególnie tych wykorzystujących pułapki jonowe. Zapewnia precyzyjną synchronizację układów eksperymentalnych, oferując precyzję czasu wykonania zdarzeń na poziomie nanosekund. ARTIQ, będący oprogramowaniem otwartoźródłowym, promuje przejrzystość, reprodukowalność i umożliwia tworzenie specjalizowanych modyfikacji i rozszerzeń. Jest on rozwijany przez społeczność naukowców i inżynierów z całego świata. ARTIQ oferuje integrację zewnętrznego sprzętu laboratoryjnego z kodem eksperymentu. Zapewnia również skalowalne rozwiązania, umożliwiające łączenie i programowanie wielu kontrolerów. Istotną cechą ARTIQ jest oparty na języku Python Domain-Specific Language (DSL), który ułatwia projektowanie eksperymentów pozwalając na opisywanie ich za pomocą powszechnie znanego języka programowania. Podsumowując, ARTIQ zapewnia elastyczną i skalowalną platformę dla eksperymentów kwantowych.

15

Application of ARTIQ control system in modular cosmic ray detector : MCORD

Sowiński Mikołaj, Kasprowicz Grzegorz, Kulik Paweł, Światakowski Filip, Kuklewski Michał, Kolasiński Piotr, Zabołotny Wojciech, Poźniak Krzysztof, Kiecana Michał, Rybka Dominik, Szewiński Jarosław, Bancer Aleksander

Elektronika : konstrukcje, technologie, zastosowania

|

2023

|

Vol. 64, Nr 8

93--96

EN

The text discusses the application of ARTIQ, a highly versatile control system, in the MCORD project, a large-scale high-energy physics experiment. It details the MCORD system, a flexible and modular cosmic ray detector created like a part of MPD detector set for the NICA collider, and its applications, from muon and charged particle detection to astrophysical measurements. The MCORD Data Acquisition System (DAQ) relies on a dedicated FMC (FPGA Mezzanine Card) for detecting and time-tagging co incident events from scintillator detectors. ARTIQ plays a key role in the MCORD system, serving as a management and control system, enabling precise real-time operations, time-tagging and data transfer. The system’s user-friendly Python-based Domain Specific Language permits easy interface with the system. Use of ARTIQ in the MCORD system demonstrates the potential of ap plying the latter outside its original field, atomic physics research.

PL

Tekst omawia zastosowanie ARTIQ, wszechstronnego systemu ste rowania, w projekcie MCORD, wielkoskalowym eksperymencie z dzie dziny fizyki wysokich energii. Szczegółowo opisuje system MCORD, elastyczny i modułowy detektor promieniowania kosmicznego za projektowany jako element zespołu detektorów MPD dla zderzacza NICA, oraz jego zastosowania, od detekcji mionów do pomiarów astro fizycznych. System akwizycji danych (DAQ) dla MCORD, wykorzystuje specjalistyczną kartę FMC (FPGA Mezzanine Card) do wykrywania i znakowania czasowego zdarzeń z zestawu detektorów scyntyla cyjnych. ARTIQ odgrywa kluczową rolę w systemie MCORD, pełniąc rolę kompleksowego systemu zarządzania i sterowania, umożliwiając precyzyjne operacje w czasie rzeczywistym, znakowanie czasowe i transfer danych. Użytkownicy łatwo mogą łączyć się z systemem dzięki przyjaznemu dla użytkownika, opartemu na Pythonie językowi domenowemu. Połączenie systemu MCORD i ARTIQ pokazuje poten cjał zastosowania tego ostatniego poza jego pierwotnym obszarem, badaniami z dziedziny fizyki atomowej.

16

A novel control system architecture for quantum computing

Kasprowicz Grzegorz, Daniluk Grzegorz, Kulik Paweł, Mikołaj Sowiński, Przywózki Tomasz

Elektronika : konstrukcje, technologie, zastosowania

|

2023

|

Vol. 64, Nr 8

53--56

EN

Sinara is an open-source open-hardware control system dedica ted to quantum applications. It is based on industrial standards and consists of over 70 modules. The hardware is controlled by ARTIQ, which provides a high-level programming language. WUT and CERN developed a next-generation control system architecture called DI/OT, based on the Compact PCI Serial standard and Sinara hardware. The new system is dedicated to quantum and high-energy physics applications.

PL

Sinara to otwarty system sterowania o otwartym źródle, dedyko wany aplikacjom kwantowym. Bazuje na standardach przemysło wych i składa się z ponad 70 modułów. Sprzęt jest kontrolowany przez ARTIQ, który dostarcza język programowania na wysokim poziomie. WUT i CERN opracowały nową architekturę systemu sterowania o nazwie DI/OT, opartą na standardzie Compact PCI Serial i sprzęcie Sinara. Nowy system jest dedykowany dla aplikacji kwantowych i fizyki wysokich energii.

17

High-speed binary-to-residue converter design using 2-bit segmentation of the input word

Smyk Robert, Czyżak Maciej

Scientific Journal of Gdynia Maritime University

|

2022

|

nr 124

42--56

EN

In this paper a new approach to the design of the high-speed binary-to-residue converter is proposed that allows the attaining of high pipelining rates by eliminating memories used in modulo m generators. The converter algorithm uses segmentation of the input binary word into 2-bit segments. The use and effects of the input word segmentation for the synthesis of converters for five-bit moduli are presented. For the number represented by each segment, the modulo m reduction using a segment modulo m generator is performed. The use of 2-bit segments substantially reduces the hardware amount of the layer of input modulo m generators. The generated residues are added using the multi-operand modulo m adder based on the carry-save adder (CSA) tree, reduction of the number represented by the output CSA tree vectors to the 2m range and fast two-operand modulo m additions. Hardware amount and time delay analyses are also included.

18

Wielokanałowy rejestrator emisji radiofonicznych UKF-FM wykonany w technice SDR

Helon Radosław, Korpas Przemysław

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2022

|

nr 4

616--619

PL

Niniejszy artykuł zawiera opis implementacji zdefiniowanego programowo rejestratora sygnałów z pasma UKF-FM pozwalającego na równoczesną demodulację oraz zapis do 32 niezależnych emisji radiofonicznych. Urządzenie zrealizowano na bazie zestawu deweloperskiego ZYBO-Z7 z układem Zynq-7010 z dodanym autorskim front-endem w.cz. Przetwarzanie sygnału w domenie cyfrowej wykorzystuje zaawansowane techniki zrównoleglania. W artykule przedstawiono najciekawsze z zastosowanych rozwiązań.

EN

This paper describes the implementation of a software-defined VHF-FM broadcast acquisition system that allows for the simultaneous processing and recording of up to 32 independent radio emissions. The device is based on the ZYBO-Z7 development board containing the Zynq-7010 chip equipped with a custom RF front-end module. Signal processing in the digital domain has been implemented with advanced parallelization techniques. This paper presents the most interesting of the applied solutions.

19

Implementacja w FPGA modułu funkcji fizycznie nieklonowalnej bazującej na oscylatorach pierścieniowych

Giermakowski Radosław, Biernacki Mateusz, Rawski Mariusz

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2022

|

nr 4

311--314

PL

W artykule omówiono realizację modułu funkcji fizycznie nieklonowalnej PUF w układach programowalnych FPGA. Ponadto przeprowadzono szczegółową analizę wpływu liczby implementowanych inwerterów na właściwości statystyczne generowanej odpowiedzi oraz wykorzystanie zasobów FPGA. Zaproponowana implementacja ma stanowić rozwiązanie typy lightweight dla celów uwierzytelniania i generacji kluczy dla rozwiązań IoT.

EN

This paper discusses the implementation of a physically unclonable function PUF module in FPGA programmable circuits. In addition, a detailed analysis of the effect of the number of implemented inverters on the statistical properties of the generated response and FPGA resource utilization was performed. The proposed implementation is intended to be a lightweight solution for authentication and key generation purposes for IoT solutions.

20

Three phase MLI implementation of V/F control for three phase induction motor based on FPGA and Gary wolf algorithm

Hussein Taha A., Mohammed Laith A., Hamdy Laith A.

Przegląd Elektrotechniczny

|

2022

|

R. 98, nr 8

41--46

EN

Due to their efficient characteristics multilevel inverters (MLI) find numerous applications in industry. In this work design and implementation of three phase 15 level inverter is used to control the speed of three phase induction motor with V/F strategy. The power circuit consist of 10 MOSFET switches per phase. Spartan 3E FPGA kit is used as a control circuit. The triggering angles for the thirty MOSFET power transistor are determined with optimum values based on gray wolf optimization algorithm (GWO). Results in the form of output voltage, current, speed, and torque are shown for different reference speeds. The torque is shown to be constant as expected for all speeds. The total harmonic distortion (THD) is reduced to a significant value compared with a traditional sinusoidal PWM technique.

PL

Ze względu na swoją wydajność, falowniki wielopoziomowe (MLI) znajdują liczne zastosowania w przemyśle. W pracy wykorzystano projekt i wykonanie trójfazowego falownika 15-stopniowego do sterowania prędkością trójfazowego silnika indukcyjnego ze strategią V/F. Obwód zasilający składa się z 10 przełączników MOSFET na fazę. Jako obwód sterujący zastosowano zestaw Spartan 3E FPGA. Kąty wyzwalania dla trzydziestu tranzystorów mocy MOSFET są określane z optymalnymi wartościami w oparciu o algorytm optymalizacji szarego wilka (GWO). Wyniki w postaci napięcia wyjściowego, prądu, prędkości i momentu obrotowego są wyświetlane dla różnych prędkości odniesienia. Pokazano, że moment obrotowy jest stały, zgodnie z oczekiwaniami dla wszystkich prędkości. Całkowite zniekształcenia harmoniczne (THD) są zredukowane do znaczącej wartości w porównaniu z tradycyjną techniką sinusoidalnego PWM.