Narzędzia help

Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
cannonical link button

http://yadda.icm.edu.pl:80/baztech/element/bwmeta1.element.baztech-fadfe3aa-736d-4dcd-801f-fc2c256b4148

Czasopismo

Elektronika : konstrukcje, technologie, zastosowania

Tytuł artykułu

Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131

Autorzy Milik, A.  Pułka, A. 
Treść / Zawartość
Warianty tytułu
EN Synthesis and implementation of controller in FPGA described with SFC according to IEC61131
Języki publikacji PL
Abstrakty
PL Artykuł przedstawia opracowany całościowy proces syntezy wielokontekstrowego sprzętowego układu sterowania implementowanego w strukturach FPGA. Dedykowana struktura sprzętowa pozwala na zdecydowane zredukowanie czasu przetwarzania w porównaniu z rozwiązaniami programowymi. Program podlegający syntezie jest opisany językiem SFC zgodnie z normą IEC61131-3. W procesie syntezy wykorzystano oryginalną grafową metodę reprezentacji postaci pośredniej programu sterowania. Metoda konstruowania postaci pośredniej zachowuje własności przetwarzania, ujawniając zadania równoległe. Opracowano również metodę odwzorowania technologicznego dla tablicowych układów FPGA. W celu porównania przedstawiono rezultaty implementacji opracowanej metody oraz bezpośredniego odwzorowania postaci grafowej.
EN The paper presents the synthesis and implementation algorithms of multiple context logic controller implemented in a FPGA. A massively parallel hardware execution of control algorithms is utilized that significantly reduces the throughput time. The input program is written in the SFC according to the IEC61131-3 standard. An originally developed intermediate representation based on data flow graph has been used for processing. The graph building algorithm maintains sequential dependencies and reveals parallel tasks in program. Developed method of scheduling and mapping is dedicated for LUT based FPGA devices. The paper is concluded with exemplary implementation comparison of greedy direct mapping and developed FPGA architecture optimized method.
Słowa kluczowe
PL sterownik programowalny   FPGA   synteza logiczna   synteza wysokiego poziomu   SFC   diagram stykowy   lista instrukcji   systemy rekonfigurowalne  
EN programmable logic controller   FPGA   high level synthesis   SFC   LD   IL   reconfigurable systems  
Wydawca Wydawnictwo SIGMA-NOT
Czasopismo Elektronika : konstrukcje, technologie, zastosowania
Rocznik 2014
Tom Vol. 55, nr 12
Strony 17--20
Opis fizyczny Bibliogr. 10 poz., rys., tab.
Twórcy
autor Milik, A.
  • Politechnika Śląska, Instytut Elektroniki, Gliwice
autor Pułka, A.
  • Politechnika Śląska, Instytut Elektroniki, Gliwice
Bibliografia
[1] Bukowiec A., Adamski M.: Synthesis of Macro Petri Nets into FPGA with Distributed Memories; International Journal of Electronics and Telecommunications, vol. 58, nr 4, March 2012, pp. 403-410, DOI: 10.2478/v10177-012-0055-x.
[2] Chmiel M., Hrynkiewicz E, Mocha J. Milik A: Central processing units for PLC implementation in Virtex-4 FPGA. 18th IFAC World Congress 2011, Milan, Italy DOI: 10.3182/20110828-6-IT-1002.01830.
[3] Economakos C.; Economakos G.: C-based PLC to FPGA translation and implementation: The effects of coding styles, International Conference on System Theory, Control and Computing, 12-14 Oct. 2012, pp. 1-6.
[4] Gajski D., N Dutt., Wu A., Lin S.: High-Level Synthesis. Introduction to Chip and System Design, Kluwer Academic Publishers 1994.
[5] John K.H., Tiegelkamp M.: IEC 61131-3: Programming Industrial Automation Systems: Concepts and Programming Languages, Requirements for Programming Systems, Decision-Making Aids, Springer-Verlag.
[6] Ichikawa S, M. Akinaka, H. Hata, R. Ikeda, H. Yamamoto, An FPGA implementation of hard-wired sequence control system based on PLC software, IEEJ Transactions on Electrical and Electronic Engineering, Vol. 6, No. 4, pp. 367-375 (2011) DOI: 10.1002/tee.20670.
[7] IEC (2007), IEC 61131-3 en:2003, Programmable controllers - Part 3: Programming languages, 2007.
[8] Ikeshita M., Takeda Y., Murakoshi H., Funakubo N., Miyazawa I.: An application of FPGA to high-speed programmable controller: development of the conversion program from SFC to Verilog, 7th IEEE International Conference on Emerging Technologies and Factory Automation, 1999. ETFA ‘99. 1999, vol.2, pp. 1386-1390 vol. 2.
[9] Milik A.: On Hardware Synthesis of Reconfigurable Logic Controllers From Ladder Diagrams According to IEC61131-3, IFAC Conference on Programmable Devices and Embedded Systems PDeS 2013, pp 256-261, DOI: 10.3182/20130925-3-CZ-3023.00044.
[10] Mocha J., D. Kania: Hardware Implementation of a control program in FPGA structures, Przegląd Elektrotechniczny 12.2012 vol. 88 (12a), pp. 95-100.
Kolekcja BazTech
Identyfikator YADDA bwmeta1.element.baztech-fadfe3aa-736d-4dcd-801f-fc2c256b4148
Identyfikatory
DOI 10.15199/ELE-2014-213