PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Software implemented fault detection and fault tolerance mechanisms. Part 2, Experimental evaluation of error coverage

Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
PL
Programowe mechanizmy detekcji i tolerowania błędów sprzętu. Cz. 2, Eksperymentalna analiza pokrycia błędów
Języki publikacji
EN
Abstrakty
EN
The paper deals with the problem of evaluating the impact of hardware faults on program execution. For this purpose we use software implemented fault injector supplemented with various statistical tools. It simulates faults by disturbing CPU registers and memory cells in the analysed system. Using this tool we analyse fault effects in ordinary applications and in applications with embedded fault detection and fault tolerance mechanisms. The paper presents experimental results for a wide spectrum of applications and different fault hardening techniques. It outlines some critical problems and discusses the effectiveness of the proposed solutions.
PL
Praca dotyczy analizy wpływu błędów sprzętu na wykonywanie się aplikacji programowych. Do tego celu użyto specjalnego symulatora błędów oraz odpowiednich modułów statystycznych. Symulator generuje błędy w badanym systemie poprzez modyfikację stanu rejestrów i komórek pamięci. Zachowanie się systemu zakłócanego błędami jest porównywane z zachowaniem wzorcowym (bez błędów). Symulator wykorzystano do charakteryzacji odporności na błędy aplikacji standardowych oraz ich wersji rozbudowanych o mechanizmy detekcji i obsługi błędów. Przedstawiono wyniki dla szerokiego spektrum aplikacji z różnymi mechanizmami uodparniania na błędy oraz wskazano na pewne krytyczne problemy i metody ich rozwiązania. Rozpatrzono głównie programowe mechanizmy detekcji oraz tolerowania błędów i systemowe mechanizmy generacji wyjątków. Mechanizmy te były omawiane w części pierwszej pracy.
Rocznik
Strony
495--508
Opis fizyczny
Bibliogr. 23 poz., tab.
Twórcy
autor
  • Institute of Computer Science, Warsaw University of Technology, ul. Nowowiejska 15/19 Warsaw, Poland
autor
  • Institute of Computer Science, Warsaw University of Technology, ul. Nowowiejska 15/19 Warsaw, Poland, jss@ii.pw.edu.pl
Bibliografia
  • 1. J. Arlat, Y, Crouzet, et al.: Comparison of physical and software implemented fault injection techniques. IEEE Trans, on Computers, vol. 52, no. 9, 2003, pp. 1115-1135.
  • 2. A. Avizienis, J-C. Laprie, B. Randel, and C. Landwehr: Basic concepts and taxonomy of dependable and secure computing. IEEE Trans, on Dependable and Secure Computing, vol. 1, no. 2, Jan.- Mar. 2004, pp. 11-33.
  • 3. L. Berrojo, et al.: New techniques for speeding up fault injection campaigns. Proc, of IEEE Conference DATE 2002, pp. 847-852.
  • 4. A. Bondavalli, et al.: Threshold-based mechanisms to discriminate transient from intermittent faults. IEEE Trans, on Computers, vol. 49, no. 3, March 2000, pp. 230-245.
  • 5. L. C. Briand and D. Pfahi: Using simulation for assessing the real impact of test coverage on defect coverage. IEEE Trans, on Reliability, vol. 49, no. 1, March 2000, pp. 60-70.
  • 6. G. C. Cardariili, F. Kaddour, et al.: Bit flip injection in processor based architectures: a case study Proc, of 6th IEEE On-Line Testing Workshop, 2002, pp. 117-128.
  • 7. J. Carreira, H. Madeira and J. G. Silva: Xception: a technique of the experimental evaluation of dependability in modern computers. IEEE Trans, on Software Engineering, vol. 24, no. 2, February 1998, pp. 125-136.
  • 8. P. Cheynet, et al.: Experimentally evaluating an automatic approach for generating safety critical software with respect to transient errors. IEEE Trans, on Nuclear Science, vol. 47, no. 6, Dec. 2000, pp. 231-236.
  • 9. P. Folkesson and J. Karlsson: Considering workload input variations in error coverage considerations. Proc, of EDCC-3, Springer Verlag, LNCS, vol. 1667, 1996, pp. 171-188.
  • 10. P. Gawkowski and J. Sosnowski: Experimental evaluation of fault handling mechanisms. Proc, of 20th Int. Conference SAFECOMP, Springer Verlag, LNCS, vol. 2187, 2001, pp. 109-118.
  • 11. P. Gawkowski and J. Sosnowski: Evaluation of fault effects in programmable microcontrollers. Proc of IFAC Workshop on Programmable Devices and Systems, Pergamon Press, 2001, pp. 127-132.
  • 12. P. Gawkowski and J. Sosnowski: Evaluation of transient fault susceptibility in microprocessor systems. Proc, of Digital System Design Euromicro Symposium, IEEE Comp. Soc. 2004, 2004, pp. 432-439.
  • 13. P. Gawkowski and J. Sosnowski: Software Implemented Fault Detection and Fault Tolerance Mechanisms, Part I: Concepts and algorithms. Kwartalnik Elektroniki i Telekomunikacji, nr 2, 2005, ss. 291-303.
  • 14. S. Kim and A. K. Somani: Soft Error Sensitivity Characterisation for Microprocessor Dependability Enhancement Strategy. Proc, of IEEE Int. Conference on Dependable Systems and Networks, 2002, pp. 416-428.
  • 15. R. Leveugle: Fault injection in VHDL description and emulation. Proc, of IEEE DFT Symposium, 2000, pp. 414-419.
  • 16. H. Madeira, R. R. Some, F. D. Costa and D. Rennels: Experimental evaluation of a COTS system for space applications. Proc, of IEEE Int. Conference on Dependable Systems and Networks, 2002, pp. 325-330.
  • 17. J. N. Mitchell: Computer multiplication and division using binary logarithms. IRE Trans, on Electronic Computers, August 1962, pp. 512-517.
  • 18. B. Nicolescu, R. Velazco and M. S. Reorda: Effectiveness and limitations of various software techniques for soft error detection, a comparative study. Proc, of 7th IEEE Int. On-Line Testing Workshop, 2001, pp. 172-177.
  • 19. M. Rebaudengo and M. S. Reorda Evaluating the fault tolerance capabilities of embedded systems via BDM. Proc, of IEEE VLSI Test Symposium, 1999, pp. 452-459.
  • 20. M. Rebaudengo, M. S. Reorda and M. Viоlante: A new software based technique for low cost fault tolerant application. Proc, of Annual Reliability and Maintainability Symposium, 2003, pp. 25-28.
  • 21. J. Sosnowski, P. Gawkowski and A. Lesiuk: Software implemented fault inserters. Proc, of IFAC PDS2003 Workshop, Pergamon Press, 2003, pp. 293-298.
  • 22. F. Vargas, R. D. R. Fagundes, D. Barros and D. R. Brum: Briefing a new approach to improve EMI immunity of DSP systems. Proc, of IEEE Asian Test Symposium, 2003, pp. 468-471.
  • 23. R. Velazco and S. Rezgui: Assessing the soft error rate of digital architectures devoted to operate in radiation environment: a case study. Journal of Electronic Testing, 19, 2003, pp. 83-90.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA4-0002-0059
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.