Narzędzia help

Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
first previous next last
cannonical link button

http://yadda.icm.edu.pl:80/baztech/element/bwmeta1.element.baztech-article-BWA2-0009-0089

Czasopismo

Kwartalnik Elektroniki i Telekomunikacji

Tytuł artykułu

Implementacja układów dodających wchodzących w skład konwolwera w układach programowalnych FPGA

Autorzy Wiatr, K.  Jamro, E. 
Treść / Zawartość
Warianty tytułu
EN Efficient FPGA implementation of adders as a part of convolves
Języki publikacji PL
Abstrakty
PL Operacja dodawania jest podstawową operacją wykonywaną podczas obliczania operacji konwolucji (filtracji typu FIR) o stałych współczynnikach. W układach FPGA operacja dodawania powinna być implementowana z wykorzystaniem układu dodającego z przeniesieniem skrośnym RCA (ang. Ripple Carrry Adder), w porównaniu z układami ASIC, dla których optymalną architekturą jest układ dodający z przechowaniem przeniesienia CSA (ang. Carry Save Adder). W konsekwencji w niniejszym opracowaniu zostały przedstawione różne algorytmy znajdujące optymalną sieć połączeń w bloku dodającym: przeszukiwania wyczerpującego ES (ang. Exhaustive Search), algorytmu zachłannego GrA (ang. Greedy Algorithm). Ponadto zostały przedstawione różne architektury układu konwolwera w układach FPGA oraz ich wpływ na parametry wejściowe układu dodającego, w szczególności zakresu danych wejściowych (wartość minimalna i maksymalna) oraz korelacji pomiędzy wejściami.
EN Addition is a fundamental operation for the constant coefficient convolutions (FIR filters). In FPGAs, addition should be carried out employing ripple-carry adders rather than carry-save adders as it is the case for ASIC designs. Therefore different adder optimisation techniques are required as a result Exhaustive Search and Greedy Algorithm have been implemented. Different convolver architectures and consequently different input parameters, e.g. input width, correlation between different inputs, are described.
Słowa kluczowe
PL procesory specjalizowane   architektury systemów procesorowych   programowalne układy logiczne   arytmetyka rozproszona   systemy czasu rzeczywistego  
EN specialised processors   multiprocessors systems architecture   programmable logic device   distributed arithmetic   real-time systems  
Wydawca Wydawnictwo Naukowe PWN SA
Czasopismo Kwartalnik Elektroniki i Telekomunikacji
Rocznik 2002
Tom Vol. 48, z. 3/4
Strony 571--589
Opis fizyczny Bibliogr. 15 poz.
Twórcy
autor Wiatr, K.
autor Jamro, E.
  • Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie, Al. Mickiewicza 30, 30-059 Kraków
Bibliografia
Kolekcja BazTech
Identyfikator YADDA bwmeta1.element.baztech-article-BWA2-0009-0089
Identyfikatory