PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Modyfikacja algorytmów transformacji FDCT dla potrzeb kompresji obrazów implementowanej w układach FPGA

Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
EN
Transform FDCT algorithm modified for image compression implemented in FPGAS structures
Języki publikacji
PL
Abstrakty
PL
Dyskretna transformacja kosinusowa DCT (ang. Discrete Cosinus Transform) jest jedną z podstawowych odmian algorytmów kodowania transformatorowego. Jest ona stosowana w standardowych algorytmach kompresji obrazu nieruchomego (JPEG) jak również w algorytmach kompresji obrazów ruchomych (MPEG, H.26x). W przypadku algorytmów kompresji obrazu dyskretnej transformacji kosinusowej poddawane są bloki 8x8 pikseli. W artykule przedstawiono podstawy i główne algorytmy realizacji transformacji DCT, ze szczególnym uwzględnieniem zagadnień dotyczących implementacji w układach programowalnych FPGA (XCV200BG352).
EN
The Discrete Cosine Transform (DCT) is one of the basic varieties of transform coding algorithms. DCT is used in standard algorithms of compression of still image (JPEG) and video compression algorithms (MPEG, H.26x). In case of compression's images algorithms there are used the blocs: 8x8 pixels. Paper presents basics and main algorithms of the DCT transform execution with special regard to issues of the implementation in programmable devices FPGA (XCV200BG352).
Rocznik
Strony
629--641
Opis fizyczny
Bibliogr. 11 poz., tab.
Twórcy
autor
  • Akademia Górniczo-Hutnicza, Katedra Elektroniki, al. Mickiewicza 30, 30-059 Kraków, adabrow@agh.edu.pl
Bibliografia
  • 1. R. Woods, A. Cassidy, J. Gray: VLSI Architectures for Field Programmable Gate Arrays: A Case Study, www.icspat.com.
  • 2. R. Chotin, Y. Dumonteix, H. Mehrez: Use of Redundant Arithmetic on Architecture and Design of a High Performance DCT Macro-block Generator, www.asim.lip6.fr.
  • 3. K. Bukhari, G. Kuzmanov, S. Vassiliadis: DCT and IDCT Implementations on Different FPGA Technologies, www.stw.nl.
  • 4. J. Heron, D. Trainor, R. Woods: Image Compression Algorithms Using Re-configurable Logic, www.vcc.com.
  • 5. D. Trainor, J. Heron, R. Woods: Implementation of the 2D DCT Using a Xilinx XC6264 FPGA, www.ee.qub.ac.uk.
  • 6. K. Wiatr: Dedicated Hardware Processors for a Real-Time Image Data Pre-Processing Implemented in FPGA Structure, Lecture Notes in Computer Science - no 1311, Springer-Verlag 1997, vol. II, pp. 69-75.
  • 7. K. Wiatr: Dedicated System Architecture for Parallel Image Computation used Specialised Hardware Processors Implemented in FPGA Structures, International Journal of Parallel and Distributed Systems and Networks, vol. 1, No 4, Pittsburgh 1998, pp. 161-168.
  • 8. K. Wiatr, E. Jamro: Implementation of Multipliers in FPGA Structure, Proc. of the IEEE Int. Symp. on Quality Electronic Design, Los Alamitos CA, IEEE Computer Society 2001, pp. 415-420.
  • 9. K. Wiatr: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego, Kraków, wyd. Naukowo-Dydaktyczne AGH 2002.
  • 10. E. Jamro, K. Wiatr: Dynamic Constant Coefficient Convolvers Implemented in FPGA, Lecture Notes in Computer Science - no 2438, Springer Verlag 2002, pp. 1110-11.
  • 11. K. Sayood: Kompresja danych wprowadzenie, Warszawa, RM 2002, wyd. l.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA0-0016-0028
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.